《【2017年整理】CMOS逻辑门电路》由会员分享，可在线阅读，更多相关《【2017年整理】CMOS逻辑门电路（9页珍藏版）》请在金锄头文库上搜索。
1、CMOS 逻辑门电路CMOS 逻辑门电路是在 TTL 电路问世之后 ，所开发出的第二种广泛应用的数字集成器件，从发展趋势来看，由于制造工艺的改进，CMOS 电路的性能有可能超越 TTL 而成为占主导地位的逻辑器件 。 CMOS 电路的工作速度可与TTL 相比较，而它的功耗和抗干扰能力则远优于 TTL。此外，几乎所有的超大规模存储器件 ，以及 PLD 器件都采用 CMOS 艺制造，且费用较低。早期生产的 CMOS 门电路为 4000 系列 ，随后发展为 4000B 系列。当前与 TTL 兼容的 CMO 器件如 74HCT 系列等可与 TTL 器件交换使用。下面首先讨论 CMOS 反相器，然后介绍
2、其他 CMO 逻辑门电路。MOS 管结构图MOS 管主要参数：1.开启电压 VT开启电压（又称阈值电压）：使得源极 S 和漏极 D 之间开始形成导电沟道所需的栅极电压；标准的 N 沟道 MOS 管，V T 约为 36V；通过工艺上的改进，可以使 MOS 管的 VT 值降到 23V。2. 直流输入电阻 RGS即在栅源极之间加的电压与栅极电流之比这一特性有时以流过栅极的栅流表示MOS 管的 RGS 可以很容易地超过 1010。3. 漏源击穿电压 BVDS在 VGS=0（增强型）的条件下 ，在增加漏源电压过程中使 ID 开始剧增时的 VDS 称为漏源击穿电压 BVDSI D 剧增的原因有下列两个方面
3、：（1）漏极附近耗尽层的雪崩击穿（2）漏源极间的穿通击穿有些 MOS 管中，其沟道长度较短，不断增加 VDS 会使漏区的耗尽层一直扩展到源区，使沟道长度为零，即产生漏源间的穿通，穿通后，源区中的多数载流子，将直接受耗尽层电场的吸引，到达漏区，产生大的 ID4. 栅源击穿电压 BVGS在增加栅源电压过程中，使栅极电流 IG 由零开始剧增时的 VGS，称为栅源击穿电压 BVGS。5. 低频跨导 gm在 VDS 为某一固定数值的条件下 ，漏极电流的微变量和引起这个变化的栅源电压微变量之比称为跨导g m 反映了栅源电压对漏极电流的控制能力是表征 MOS 管放大能力的一个重要参数一般在十分之几至几 mA
4、/V 的范围内6. 导通电阻 RON导通电阻 RON 说明了 VDS 对 ID 的影响 ，是漏极特性某一点切线的斜率的倒数在饱和区，I D 几乎不随 VDS 改变，R ON 的数值很大 ，一般在几十千欧到几百千欧之间由于在数字电路中 ，MOS 管导通时经常工作在 VDS=0 的状态下，所以这时的导通电阻 RON 可用原点的 RON 来近似对一般的 MOS 管而言，R ON 的数值在几百欧以内7. 极间电容三个电极之间都存在着极间电容：栅源电容 CGS 、栅漏电容 CGD 和漏源电容 CDSC GS 和 CGD 约为 13pFC DS 约在 0.11pF 之间8. 低频噪声系数 NF噪声是由管子
5、内部载流子运动的不规则性所引起的由于它的存在，就使一个放大器即便在没有信号输人时，在输出端也出现不规则的电压或电流变化噪声性能的大小通常用噪声系数 NF 来表示，它的单位为分贝（dB）这个数值越小，代表管子所产生的噪声越小低频噪声系数是在低频范围内测出的噪声系数场效应管的噪声系数约为几个分贝，它比双极性三极管的要小一、CMOS 反相器由本书模拟部分已知，MOSFET 有 P 沟道和 N 沟道两种，每种中又有耗尽型和增强型两类。由 N 沟道和 P 沟道两种 MOSFET 组成的电路称为互补MOS 或 CMOS 电路。下图表示 CMOS 反相器电路，由两只增强型 MOSFET 组成，其中一个为N
6、沟道结构，另一个为 P 沟道结构。为了电路能正常工作，要求电源电压 VDD大于两个管子的开启电压的绝对值之和，即VDD(V TN|V TP|) 。1.工作原理首先考虑两种极限情况：当 vI 处于逻辑 0 时 ，相应的电压近似为 0V；而当 vI 处于逻辑 1 时，相应的电压近似为 VDD。假设在两种情况下 N 沟道管 TN为工作管 P 沟道管 TP 为负载管。但是，由于电路是互补对称的，这种假设可以是任意的，相反的情况亦将导致相同的结果。下图分析了当 vI=VDD 时的工作情况。在 TN 的输出特性 iDvDS（v GSN VDD）( 注意 vDSN=vO)上 ，叠加一条负载线，它是负载管 T
7、P 在 vSGP=0V 时的输出特性 iDv SD。由于 vSGPV T（V TN=|VTP|=VT），负载曲线几乎是一条与横轴重合的水平线。两条曲线的交点即工作点。显然，这时的输出电压 vOL0V（典型值10mV ，而通过两管的电流接近于零。这就是说，电路的功耗很小（微瓦量级）下图分析了另一种极限情况，此时对应于 vI 0V。此时工作管 TN 在vGSN0 的情况下运用，其输出特性 iDv DS 几乎与横轴重合 ，负载曲线是负载管 TP 在 vsGPV DD 时的输出特性 iDv DS。由图可知，工作点决定了VO VOHVDD；通过两器件的电流接近零值 。可见上述两种极限情况下的功耗都很低。
8、由此可知，基本 CMOS 反相器近似于一理想的逻辑单元，其输出电压接近于零或+V DD，而功耗几乎为零。2.传输特性下图为 CMOS 反相器的传输特性图。图中 VDD=10V，V TN=|VTP|=VT=2V。由于 VDD（V TN|V TP|），因此，当 VDD-|VTP|vIVTN 时,T N 和 TP 两管同时导通。考虑到电路是互补对称的，一器件可将另一器件视为它的漏极负载。还应注意到，器件在放大区（饱和区）呈现恒流特性，两器件之一可当作高阻值的负载。因此，在过渡区域，传输特性变化比较急剧。两管在 VI=VDD/2 处转换状态。3.工作速度CMOS 反相器在电容负载情况下，它的开通时间与
9、关闭时间是相等的，这是因为电路具有互补对称的性质。下图表示当 vI=0V 时 ，T N 截止，T P 导通，由 VDD 通过 TP 向负载电容 CL 充电的情况。由于 CMOS 反相器中，两管的 gm值均设计得较大，其导通电阻较小，充电回路的时间常数较小。类似地，亦可分析电容 CL 的放电过程。 CMOS 反相器的平均传输延迟时间约为 10ns。二、CMOS 门电路1.与非门电路下图是 2 输入端 CMOS 与非门电路，其中包括两个串联的 N 沟道增强型MOS 管和两个并联的 P 沟道增强型 MOS 管。每 个输入端连到一个 N 沟道和一个 P 沟道 MOS 管的栅极。当输入端 A、B 中只要
10、有一个为低电平时，就会使与它相连的 NMOS 管截止，与它相连的 PMOS 管导 通，输出为高电平；仅当 A、 B 全为高电平时，才会使两个串联的 NMOS 管都导通，使两个并联的PMOS 管都截止，输出为低电平。因此，这种电路具有与非的逻辑功能，即n 个输入端的与非门必须有 n 个 NMOS 管串联和 n 个 PMOS 管并联。2.或非门电路下图是 2 输入端 CMOS 或非门电路。其中包括两个并联的 N 沟道增强型MOS 管和两个串联的 P 沟道增强型 MOS 管。当输入端 A、B 中只要有一个为高电平时，就会使与它相连的 NMOS 管导通，与它相连的 PMOS 管截止，输出为低电平；仅当
11、 A、B 全为低电平时，两个并联 NMOS 管都截止，两个串联的 PMOS 管都导通，输出为高电平。因此，这种电路具有或非的逻辑功能，其逻辑表达式为显然，n 个输入端的或非门必须有 n 个 NMOS 管并联和 n 个 PMOS 管并联。比较 CMOS 与非门和或非门可知，与非门的工作管是彼此串联的，其输出电压随管子个数的增加而增加；或非门则相反，工作管彼此并联，对输出电压不致有明显的影响。因而或非门用得较多。3.异或门电路上图为 CMOS 异或门电路。它由一级或非门和一级与或非门组成。或非门的输出 。而与或非门的输出 L 即为输入 A、B 的异或如在异或门的后面增加一级反相器就构成异或非门，由
12、于具有的功能，因而称为同或门。异成门和同或门的逻辑符号如下图所示。三、BiCMOS 门电路双极型 CMOS 或 BiCMOS 的特点在于，利用了双极型器件的速度快和MOSFET 的功耗低两方面的优势，因而这种逻辑门电路受到用户的重视。1.BiCMOS 反相器上图表示基本的 BiCMOS 反相器电路，为了清楚起见， MOSFET 用符号M 表示 BJT 用 T 表示。T 1 和 T2 构成推拉式输出级。而 Mp、M N、M 1、M 2 所组成的输入级与基本的 CMOS 反相器很相似。输入信号 vI 同时作用于 MP 和 MN的栅极。当 vI 为高电压时 MN 导通而 MP 截止；而当 vI 为低
13、电压时,情况则相反，Mp 导通，M N 截止。当输出端接有同类 BiCMOS 门电路时，输出级能提供足够大的电流为电容性负载充电。同理，已充电的电容负载也能迅速地通过 T2 放电。上述电路中 T1 和 T2 的基区存储电荷亦可通过 M1 和 M2 释放，以加快电路的开关速度。当 vI 为高电压时 M1 导通，T 1 基区的存储电荷迅速消散。这种作用与 TTL 门电路的输入级中 T1 类似。同理 ，当 vI 为低电压时，电源电压VDD 通过 MP 以激励 M2 使 M2 导通，显然 T2 基区的存储电荷通过 M2 而消散。可见，门电路的开关速度可得到改善。2.BiCMOS 门电路根据前述的 CM
14、OS 门电路的结构和工作原理，同样可以用 BiCMOS 技术实现或非门和与非门。如果要实现或非逻辑关系，输入信号用来驱动并联的 N沟道 MOSFET，而 P 沟道 MOSFET 则彼此串联。正如下图所示的2 输入端或非门。当 A 和 B 均为低电平时，则两个 MOSFET MPA 和 MPB 均导通，T 1 导通而MNA 和 MNB 均截止，输出 L 为高电平。与此同时，M 1 通过 MPA 和 MpB 被 VDD所激励，从而为 T2 的基区存储电荷提供一条释放通路。另一方面，当两输入端 A 和 B 中之一为高电平时 ，则 MpA 和 MpB 的通路被断开，并且 MNA 或 MNB 导通，将使
15、输出端为低电平。同时， M1A 或 M1B 为T1 的基极存储电荷提供一条释放道路。因此 ，只要有一个输入端接高电平，输出即为低电平。四、CMOS 传输门MOSFET 的输出特性在原点附近呈线性对称关系，因而它们常用作模拟开关。模拟开关广泛地用于取样保持电路、斩波电路、模数和数模转换电路等。下面着重介绍 CMOS 传输门。所谓传输门（TG）就是一种传输模拟信号的模拟开关。CMOS 传输门由一个 P 沟道和一个 N 沟道增强型 MOSFET 并联而成，如上图所示。T P 和 TN是结构对称的器件，它们的漏极和源极是可互换的。设它们的开启电压|V T|=2V且输入模拟信号的变化范围为-5V 到+5
16、V 。为使衬底与漏源极之间的 PN 结任何时刻都不致正偏 ，故 TP 的衬底接+5V 电压，而 TN 的衬底接-5V 电压 。两管的栅极由互补的信号电压（+5V 和-5V）来控制，分别用和 表示。传输门的工作情况如下：当 C 端接低电压-5V 时 TN 的栅压即为-5V，v I 取-5V 到+5V 范围内的任意值时，T N 均不导通。同时,T P 的栅压为+5V，T P 亦不导通。可见，当 C 端接低电压时，开关是断开的。为使开关接通，可将 C 端接高电压+5V。此时 TN 的栅压为+5V ，v I 在-5V到+3V 的范围内， TN 导通。同时 TP 的棚压为-5V ，v I 在-3V 到+5V 的范围内TP 将导通。由上分析可知，当 vI-3V 时，仅有 TN 导通，而当 vI+3V 时，仅有 TP导通当 vI 在-3V 到+3V 的范围内， TN 和 TP
