《【2017年整理】如何用JK触发器设计计数器》由会员分享，可在线阅读，更多相关《【2017年整理】如何用JK触发器设计计数器（10页珍藏版）》请在金锄头文库上搜索。
1、按计数增减分:加法计数器,减法计数器,加/减法计数器. 7.3.1 异步计数器 一,异步二进制计数器 1,异步二进制加法计数器 分析图 7.3.1 由 JK 触发器组成的 4 位异步二进制加法计数器. 分析方法:由逻辑图到波形图(所有 JK 触发器均构成为 T/ 触发器的形式,且后一级触发器的时钟脉冲是前一级触发器的输出 Q),再由波形图到状态表, 进而分析出其逻辑功能. 2,异步二进制减法计数器 减法运算规则:0000-1 时,可视为(1)0000-1=1111;1111-1=1110,其余类推. 注:74LS163 的引脚排列和 74LS161 相同,不同之处是 74LS163 采用同步清
2、零方式. (2)CT74LS161 的逻辑功能 =0 时异步清零.C0=0 =1,=0 时同步并行置数 . =1 且 CPT=CPP=1 时,按照 4 位自然二进制码进行同步二进制计数. =1 且 CPTCPP=0 时,计数器状态保持不变. 4,反馈置数法获得 N 进制计数器 方法如下: 写出状态 SN-1 的二进制代码. 求归零逻辑,即求置数控制端的逻辑表达式. 画连线图. (集成计数器中,清零,置数均采用同步方式的有 74LS163;均采用异步方式的有74LS193,74LS197,74LS192;清零采用异步方式,置数采用同步方式的有74LS161,74LS160;有的只具有异步清零功能
3、,如CC4520,74LS190,74LS191;74LS90 则具有异步清零和异步置 9 功能. 等等) 试用 CT74LS161 构成模小于 16 的 N 进制计数器 5,同步二进制加/减计数器 二,同步十进制加法计数器 8421BCD 码同步十进制加法计数器电路分析 三,集成同计数器 1,集成十进制同步加法计数器 CT74LS160 (1)CT74LS160 的引脚排列和逻辑功能示意图 图 7.3.3 CT74LS160 的引脚排列图和逻辑功能示意图 (2)CT74LS160 的逻辑功能 =0 时异步清零.C0=0 =1,=0 时同步并行置数 . =1 且 CPT=CPP=1 时,按照
4、BCD 码进行同步十进制计数. =1 且 CPTCPP=0 时,计数器状态保持不变. 2.集成十进制同步加/减计数器 CT74LS190 其逻辑功能示意图如教材图 7.3.15 所示.功能如教材表 7.3.10 所示. 集成计数器小结: 集成十进制同步加法计数器 74160,74162 的引脚排列图 ,逻辑功能示意图与74161,74163 相同,不同的是,74160 和 74162 是十进制同步加法计数器,而74161 和 74163 是 4 位二进制(16 进制)同步加法计数器. 此外,74160 和 74162的区别是,74160 采用的是异步清零方式,而 74162 采用的是同步清零方
5、式. 74190 是单时钟集成十进制同步可逆计数器,其引脚排列图和逻辑功能示意图与74191 相同.74192 是双时钟集成十进制同步可逆计数器,其引脚排列图和逻辑功能示意图与 74193 相同. 7.3.3 利用计数器的级联获得大容量 N 进制计数器 计数器的级联是将多个计数器串接起来,以获得计数容量更大的 N 进制计数器. 1,异步计数器一般没有专门的进位信号输出端,通常可以用本级的高位输出信号驱动下一级计数器计数,即采用串行进位方式来扩展容量 . 举例:74LS290 (1)100 进制计数器 (2)64 进制计数器 2,同步计数器有进位或借位输出端,可以选择合适的进位或借位输出信号来驱
6、动下一级计数器计数.同步计数器级联的方式有两种,一种级间采用串行进位方式,即异步方式,这种方式是将低位计数器的进位输出直接作为高位计数器的时钟脉冲,异步方式的速度较慢.另一种级间采用并行进位方式,即同步方式, 这种方式一般是把各计数器的 CP 端连在一起接统一的时钟脉冲 ,而低位计数器的进位输出送高位计数器的计数控制端. 举例:74161 (1)60 进制 (2)12 位二进制计数器(慢速计数方式 ) 12 位二进制计数器(快速计数方式) 7.4 寄存器和移位寄存器 寄存器是由具有存储功能的触发器组合起来构成的.一个触发器可以存储 1 位二进制代码,存放 n 位二进制代码的寄存器,需用 n 个
7、触发器来构成. 按照功能的不同,可将寄存器分为基本寄存器和移位寄存器两大类 .基本寄存器只能并行送入数据,需要时也只能并行输出.移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移,数据既可以并行输入,并行输出,也可以串行输入, 串行输出,还可以并行输入,串行输出,串行输入,并行输出,十分灵活, 用途也很广. 7.4.1 基本寄存器 概念:在数字电路中,用来存放二进制数据或代码的电路称为寄存器. 1,单拍工作方式基本寄存器 无论寄存器中原来的内容是什么,只要送数控制时钟脉冲 CP 上升沿到来,加在并行数据输入端的数据 D0D3, 就立即被送入进寄存器中, 即有: 2.双拍工作方式基本寄存器
8、 (1)清零.CR=0,异步清零.即有: (2)送数.CR=1 时,CP 上升沿送数.即有: (3)保持.在 CR=1,CP 上升沿以外时间,寄存器内容将保持不变. 7.4.2 移位寄存器 1.单向移位寄存器 四位右移寄存器: 时钟方程: 驱动方程: 状态方程: 右移位寄存器的状态表: 输入 现态 次态 说明 Di CP 1 1 1 1 0 0 0 0 1 0 0 0 1 1 0 0 1 1 1 0 1 0 0 0 1 1 0 0 1 1 1 0 1 1 1 1 连续输入 4 个 1 单向移位寄存器具有以下主要特点: 单向移位寄存器中的数码,在 CP 脉冲操作下,可以依次右移或左移. n 位单
9、向移位寄存器可以寄存 n 位二进制代码.n 个 CP 脉冲即可完成串行输入工作,此后可从 Q0Qn-1 端获得并行的 n 位二进制数码,再用 n 个 CP 脉冲又可实现串行输出操作. 若串行输入端状态为 0,则 n 个 CP 脉冲后,寄存器便被清零. 2.双向移位寄存器 M=0 时右移 M=1 时左移 3.集成双向移位寄存器 74LS194 CT74LS194 的引脚排列图和逻辑功能示意图: CT74LS194 的功能表: 工作状态 0 1 0 0 1 0 1 1 1 0 1 1 1 异步清零 保 持 右 移 左 移 并行输入 7.4.3 移位寄存器的应用 一,环形计数器 1,环形计数器是将单
10、向移位寄存器的串行输入端和串行输出端相连, 构成一个闭合的环. 结构特点:,即将 FFn-1 的输出 Qn-1 接到 FF0 的输入端 D0. 工作原理:根据起始状态设置的不同,在输入计数脉冲 CP 的作用下, 环形计数器的有效状态可以循环移位一个 1,也可以循环移位一个 0.即当连续输入 CP 脉冲时,环形计数器中各个触发器的 Q 端或端,将轮流地出现矩形脉冲. 实现环形计数器时,必须设置适当的初态,且输出 Q3Q2Q1Q0 端初始状态不能完全一致(即不能全为1或0),这样电路才能实现计数, 环形计数器的进制数 N 与移位寄存器内的触发器个数 n 相等,即 N=n 2,能自启动的 4 位环形
11、计数器 状态图: 由 74LS194 构成的能自启动的 4 位环形计数器 时序图 二,扭环形计数器 1,扭环形计数器是将单向移位寄存器的串行输入端和串行反相输出端相连,构成一个闭合的环. 实现扭环形计数器时,不必设置初态.扭环形计数器的进制数 N 与移位寄存器内的触发器个数 n 满足 N=2n 的关系 结构特点为:,即将 FFn-1 的输出接到 FF0 的输入端 D0. 状态图: 2,能自启动的 4 位扭环形计数器 7.4.4 顺序脉冲发生器 在数字电路中,能按一定时间,一定顺序轮流输出脉冲波形的电路称为顺序脉冲发生器. 顺序脉冲发生器也称脉冲分配器或节拍脉冲发生器,一般由计数器( 包括移位寄
12、存器型计数器)和译码器组成.作为时间基准的计数脉冲由计数器的输入端送入 ,译码器即将计数器状态译成输出端上的顺序脉冲,使输出端上的状态按一定时间 ,一定顺序轮流为 1,或者轮流为 0.前面介绍过的环形计数器的输出就是顺序脉冲,故可不加译码电路即可直接作为顺序脉冲发生器. 一,计数器型顺序脉冲发生器 计数器型顺序脉冲发生器一般用按自然态序计数的二进制计数器和译码器构成. 举例:用集成计数器 74LS163 和集成 3 线-8 线译码器 74LS138 构成的 8 输出顺序脉冲发生器. 二,移位型顺序脉冲发生器 移位型顺序脉冲发生器由移位寄存器型计数器加译码电路构成.其中环形计数器的输出就是顺序脉
13、冲,故可不加译码电路就可直接作为顺序脉冲发生器 . 时序图: 由 CT74LS194 构成的顺序脉冲发生器 见教材 P233 的图 7.4.6 和图 7.4.7 7.5 同步时序电路的设计( 略) 7.6 数字系统一般故障的检查和排除( 略) 本章小结 计数器是一种应用十分广泛的时序电路,除用于计数 ,分频外,还广泛用于数字测量,运算和控制,从小型数字仪表,到大型数字电子计算机, 几乎无所不在,是任何现代数字系统中不可缺少的组成部分. 计数器可利用触发器和门电路构成.但在实际工作中 ,主要是利用集成计数器来构成.在用集成计数器构成 N 进制计数器时,需要利用清零端或置数控制端 ,让电路跳过某些
14、状态来获得 N 进制计数器. 寄存器是用来存放二进制数据或代码的电路,是一种基本时序电路 .任何现代数字系统都必须把需要处理的数据和代码先寄存起来,以便随时取用 . 寄存器分为基本寄存器和移位寄存器两大类.基本寄存器的数据只能并行输入 ,并行输出.移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移 ,数据可以并行输入,并行输出,串行输入,串行输出,并行输入,串行输出, 串行输入,并行输出. 寄存器的应用很广,特别是移位寄存器,不仅可将串行数码转换成并行数码,或将并行数码转换成串行数码,还可以很方便地构成移位寄存器型计数器和顺序脉冲发生器等电路. 在数控装置和数字计算机中,往往需要机器按照
15、人们事先规定的顺序进行运算或操作,这就要求机器的控制部分不仅能正确地发出各种控制信号 ,而且要求这些控制信号在时间上有一定的先后顺序.通常采取的方法是 ,用一个顺序脉冲发生器来产生时间上有先后顺序的脉冲,以控制系统各部分协调地工作 . 顺序脉冲发生器分计数型和移位型两类.计数型顺序脉冲发生器状态利用率高 ,但由于每次 CP 信号到来时,可能有两个或两个以上的触发器翻转,因此会产生竞争冒险,需要采取措施消除.移位型顺序脉冲发生器没有竞争冒险问题,但状态利用率低. 由 JK 触发器组成的 4 位异步二进制减法计数器的工作情况分析略. 二,异步十进制加法计数器 由 JK 触发器组成的异步十进制加法计
16、数器的由来:在 4 位异步二进制加法计数器的基础上经过适当修改获得. 有效状态:00001001 十个状态;无效状态:10101111 六个状态. 三,集成异步计数器 CT74LS290 为了达到多功能的目的,中规模异步计数器往往采用组合式的结构 ,即由两个独立的计数来构成整个的计数器芯片.如: 74LS90(290):由模 2 和模 5 的计数器组成; 74LS92 :由模 2 和模 6 的计数器组成; 74LS93 :由模 2 和模 8 的计数器组成. 1.CT74LS290 的情况如下. (1)电路结构框图和逻辑功能示意图 (2)逻辑功能 如下表 7.3.1 所示. 注:5421 码十进制计数时 ,从高位到低位的输出为. 2,利用反馈归零法获得 N(任意正整数)进制计数器 方法如下: (1)写出状态 SN 的二进制代码. (2)求归零逻辑(写出反馈归零函数),即求异步清零端(或置数控制端)信号的逻
