《【2017年整理】四位与非门设计及4位二进制译码器》由会员分享，可在线阅读，更多相关《【2017年整理】四位与非门设计及4位二进制译码器（16页珍藏版）》请在金锄头文库上搜索。
1、 课 程 设 计 题 目: （一） 4 位与非门电路设计（二） 4 输入二进制译码器2013 年 7 月 5 日 兰 州 交 通 大 学1课题一：4 位与非门电路设计一、设计目的学会使用电路设计与仿真软件工具 HSPICE，熟练地用网表文件来描述模拟电路，并熟悉应用 HSPICE 内部元件库。通过该实验，掌握 HSPICE 的设计方法，加深对课程知识的感性认识，增强电路设计与综合分析能力。本次课程设计是用 HSPICE 软件来实现对四位与非门电路的设计与仿真，熟悉用 MOS 器件来设计四位逻辑输入与非门电路，了解用 MOS 器件设计与 TTL 与非门的优缺点。二、设计原理1、HSPICE 的介
2、绍及功能随着微电子技术的迅速发展以及集成电路规模不断提高，对电路性能的设计要求越来越严格，这势必对用于大规模集成电路设计的 EDA 工具提出越来越高的要求。自 1972 年美国加利福尼亚大学伯克利分校电机工程和计算机科学系开发的用于集成电路性能分析的电路模拟程序 SPICE（Simulation Program with IC Emphasis）诞生以来，为适应现代微电子工业的发展，各种用于集成电路设计的电路模拟分析工具不断涌现。HSPICE 是 Meta-Software 公司为集成电路设计中的稳态分析，瞬态分析和频域分析等电路性能的模拟分析而开发的一个商业化通用电路模拟程序，它在伯克利的S
3、PICE（1972 年推出） ，MicroSim 公司的 PSPICE（1984 年推出）以及其它电路分析软件的基础上，又加入了一些新的功能，经过不断兰 州 交 通 大 学2的改进，目前已被许多公司、大学和研究开发机构广泛应用。HSPICE 可与许多主要的 EDA 设计工具，诸如Cadence,Workview 等兼容，能提供许多重要的针对集成电路性能的电路仿真和设计结果。采用 HSPICE 软件可以在直流到高于 100MHz 的微波频率范围内对电路作精确的仿真、分析和优化。在实际应用中， HSPICE 能提供关键性的电路模拟和设计方案，并且应用HSPICE 进行电路模拟时其电路规模仅取决于用
4、户计算机的实际存储器容量。2、4 输入与非门原理四输入端 CMOS 与非门电路，其中包括四个串联的 N 沟道增强型MOS 管和四个并联的 P 沟道增强型 MOS 管。每个输入端连到一个 N沟道和一个 P 沟道 MOS 管的栅极。当输入端 A、B、C、D 中只要有一个为低电平时，就会使与它相连的 NMOS 管截止，与它相连的 PMOS管导通，输出为高电平；仅当 A、B、C、D 全为高电平时，才会使四个串联的 NMOS 管都导通，使四个并联的 PMOS 管都截止，输出为低电平。设计电路图如下图所示：兰 州 交 通 大 学33、输出网表文件HSPICE 读入一个输入网表文件，并将模拟结果存在一个输出
5、列表文件或图形数据文件中，输入文件包含以下内容：（1）电路网表（子电路和宏、电源等）（2）声明所要使用的库（3）说明要进行的分析（4）说明所要求的输出输入网表文件和库文件可以由原理图的网表生成器或文本编辑器产生。输入网表文件中的第一行必须是标题行，并且.ALTER 辅助模型只能出现在文件最后的.END 语句之前，除此之外，其它语句可以按任意顺序排列。三、设计步骤1、写网表文件首先在 Tanner 中将上述原理图绘制出，仿真后确保电路图正确且能够实现与非功能，然后生成网表文件。在文本文档中写出 Hspice兰 州 交 通 大 学4软件所要求的网表文件，并另存为*.sp 文件。网表文件如下所示：N
6、ANDMOS Circuit .OPTIONS LIST NODE POST .TRAN 200P 60N MNMOS_1 OutPUT A N_1 N_1 NCH W=2.5u L=250n MNMOS_2 N_1 B N_2 N_2 NCH W=2.5u L=250n MNMOS_3 N_2 C N_3 N_3 NCH W=2.5u L=250n MNMOS_4 N_3 D Gnd Gnd NCH W=2.5u L=250n MPMOS_1 OutPUT A Vdd Vdd PCH W=2.5u L=250n MPMOS_2 OutPUT B Vdd Vdd PCH W=2.5u L=25
7、0n MPMOS_3 OutPUT C Vdd Vdd PCH W=2.5u L=250n MPMOS_4 OutPUT D Vdd Vdd PCH W=2.5u L=250n Vdd Vdd Gnd 5 V1 A Gnd PULSE .2 4.8 2N 1N 1N 5N 20N V2 B Gnd PULSE .2 4.8 2N 1N 1N 8N 21N V3 C Gnd PULSE .2 4.8 2N 1N 1N 10N 22N V4 D Gnd PULSE .2 4.8 2N 1N 1N 15N 23N C OUT 0 .01p .MODEL PCH PMOS LEVEL=1 .MODEL
8、 NCH NMOS LEVEL=1 .measure tran maxk max v(OutPut1) from=10NS to=45NS .measure tran mink min v(OutPut1) from=10NS to=45NS.end2、打开网表文件与仿真进入 Hspice 软件点击 open 打开上面的网表文件，仿真，如下图所示：兰 州 交 通 大 学5点击上图中 Avanwaves 如下图所示：加入输入信号，仿真波形如下图所示：4、仿真分析1.直流工作点分析每种分析方式都以直流操作点分析开始， 对 DC.OP 分析不收敛的情况，解决方法是：删除.option 语句中除acc
9、t，list，node，post 之外的所有设置，采用默认设置，查找.兰 州 交 通 大 学6lis 文件中关于不收敛的原因；使用.nodeset 和.ic 语句自行设置部分工作点的偏置；DC.OP 不收敛还有可能是由于 model 引起的，如在亚阈值区模型出现电导为负的情况。2.瞬态分析瞬态分析先进行直流工作点的计算，将计算结果作为瞬态分析在 T0 时刻的初始值，再通过迭代计算，在迭代计算过程中时间步长值是动态变化的，.tran tstep 中的步长值并不是仿真的步长值，只是打印输出仿真结果的时间间隔的值，可以通过调整.options lvltim imax imin 来调整步长值。瞬态分析
10、不收敛主要是由于快速的电压变化和模型的不连续，对于快速的电压变化可以通过改变分析的步长值来保证收敛。对模型的不连续，可以通过设置 CAPOP 和 ACM 电容，对于给定的直流模型一般选择 CAPOP=4，ACM=3，对于 level 49，ACM=0。对瞬态分析，默认采用 Trapezoidal 算法，精度比较高，但容易产生寄生振荡，采用 GEAR 算法作为滤波器可以滤去由于算法产生的振荡，具有更高的稳定性。* transient analysis tnom= 25.000 temp= 25.000 *maxk= 5.0018 at= 29.0000nfrom= 10.0000n to= 45
11、.0000nmink= 2.9529m at= 26.0761nfrom= 10.0000n to= 45.0000n3.延时分析对设计电路进行延时分析，在网表文件倒数第三行.MODEL 之前加入下语句，利用 Hspice 软件进行仿真并输入延时分析结果。兰 州 交 通 大 学7网表文件要加入的语句：.measure tran tf trig v(out) val=4.5 fall=1 targ v(out) val=0.5 fall=1.measure tran tf trig v(out) val=0.5 rise=1 targ v(out) val=4.5 rise=1.measure
12、tran tpdr trig v(in) val=2.5 rise=1 targ v(out) val=2.5 fall=1.measure tran tpdf trig v(in) val=2.5 fall=1 targ v(out) val=2.5 rise=1.measure tpd param(tpdr+tpdf)/2延时分析结果如下：tf=2.7638E-10 targ=2.9766E-09 trig=2.7002E-09tr=2.8419E-10 targ=8.4835E-09 trig=8.1993E-09tpdr=3.2211E-10 targ=2.8221E-09 trig=
13、2.5000E-09tpdf= -1.5189E-10 targ=8.3481E-09 trig=8.5000E-09tpd= 8.5110E-11课题二：4 位二进制译码器1、实验目的1.掌握中规模集成译码器逻辑功能分析及测试方法；2.学会中规模集成译码器的连接使用方法。2、实验原理兰 州 交 通 大 学81、译码器的功能简介译码是编码的逆过程，它的功能是将具有特定含义的二进制码进行辨别，并转换成控制信号，具有译码功能的逻辑电路称为译码器。译码器是一个多输入、多输出的组合逻辑电路。它的作用是把给定的代码进行“翻译” ，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统中有着广
14、泛的用途，不仅适用于代码的转换，终端的数字显示而且还适用于数据分配、存储器寻址和组合控制信号等方面。译码器可分为通用译码器和显示译码器两大类。通用译码器又分为变量译码器和代码变换译码器。变量译码器（又称为二进制译码器） ，用以表示输入变量的状态，如 3-8 译码器和 4-16 译码器。若有 n 个输入变量，就有 n2个不同的状态组合，就有 n2个输出端供其使用。而每一个输出状态所代表的函数就对应一个 n 变量的最小项表达式。2、4 位二进制译码器的电路图兰 州 交 通 大 学93、输出网表文件HSPICE 读入一个输入网表文件，并将模拟结果存在一个输出列表文件或图形数据文件中，输入文件包含以下
15、内容：（1）电路网表（子电路和宏、电源等）（2）声明所要使用的库（3）说明要进行的分析（4）说明所要求的输出输入网表文件和库文件可以由原理图的网表生成器或文本编辑器产生。输入网表文件中的第一行必须是标题行，并且.ALTER 辅助模型只能出现在文件最后的.END 语句之前，除此之外，其它语句可以按任意顺序排列。3、实验步骤1、绘制电路图首先在 Tanner 中将上述原理图绘制出，仿真后确保电路图正确且能够实现与非功能，然后生成网表文件。在文本文档中写出兰 州 交 通 大 学10Hspice 软件所要求的网表文件，并另存为*.sp 文件。绘制电路图如下图：2、写网表文件首先在 Tanner 中将上
16、述原理图绘制出，仿真后确保电路图正确且能够实现与非功能，然后生成网表文件。在文本文档中写出 Hspice软件所要求的网表文件，并另存为*.sp 文件。网表文件如下所示：NANDMOS Circuit .OPTIONS LIST NODE POST .TRAN 200P 60N MNMOS_10 N_18 N_15 N_17 N_17 NCH W=2.5u L=250n MNMOS_11 Y10 N_5 N_18 N_18 NCH W=2.5u L=250n MNMOS_12 N_16 N_2 Gnd Gnd NCH W=2.5u L=250n MNMOS_13 N_21 N_8 N_20 N_20 NCH W=2.5u L=250n
