《《时序逻辑电路》》由会员分享,可在线阅读,更多相关《《时序逻辑电路》(71页珍藏版)》请在金锄头文库上搜索。
1、第六章,时序逻辑电路,本章内容简介,本章介绍构成数字电路的另一种电路时序逻辑电路。具体的内容涉及:时序逻辑电路在电路结构和逻辑功能上的特点,然后系统地介绍时序逻辑电路的分析方法和设计方法,最后介绍寄存器、计数器等一些常用的时序逻辑电路的工作原理和使用方法。,例如:拉线开关有记忆、而计算器的复位开关就没有记忆,组合逻辑电路特点 无记忆:任何一个时刻的输出,仅取决于当时的输入,而与电路以前的状态无关 时序逻辑电路特点 有记忆:任何一个时刻的输出,不仅与当时的输入有关,还与电路以前的状态有关,6.1 概述,6.1.1 时序逻辑电路的特点,根据电路中触发器动作特点的不同分为:同步时序逻辑电路和异步时序
2、逻辑电路。 根据信号输出特点的不同分为:摩尔型(输出信号的状态仅仅取决于存储电路的状态)和弥勒型(输出信号的状态不仅取决于存储电路的状态,还取决于输入变量)。,6.1.2 时序逻辑电路的分类,6.1.3 时序逻辑电路的构成,时序逻辑电路的构成(见课本152页图6.1),其中 X(X1、X2、Xi)表示外部输入 Q(Q1、Q2、Qi)表示触发器的状态 Y(Y1、Y2、Yi)表示存储电路的输入 Z(Z1、Z2、Zi)表示组合逻辑电路的输出信号(时序逻辑电路的外部输出) X、Q、Y、Z之间的关系 Z=F1(X,Qn)输出方程 Y=F2(X,Qn)驱动方程 Qn+1=F3(Y,Qn)状态方程,6.1.
3、4 时序逻辑电路的描述方法,描述时序逻辑电路的逻辑功能的方法有: 驱动方程、时钟方程(异步)、输出方程以及状态方程。 但仅从这一组方程式还不能获得电路逻辑功能的完整印象,因此描述时序电路状态全部过程的方法还有: 状态转换表,状态转换图和时序图。,6.2 时序逻辑电路的分析,时序逻辑电路分析的基本任务:根据已知的逻辑电路图,通过分析,找出电路状态Q的变化规律及外部输出Z的变化规律. 时序逻辑电路有同步和异步之分,所以时序逻辑电路的分析分为:同步电路的分析和异步电路的分析.,分析时序逻辑电路的一般步骤,根据逻辑图,写出驱动方程 写出状态方程 根据逻辑图,写出输出方程 进行状态的计算,把电路的输入和
4、现态的各种取值组合代入状态方程和输出方程中计算,求出相应的次态和输出 将状态计算的结果填入状态转换表中,分析电路的状态转化规律和外部输出的变化规律 画出状态转化图 画出时序图,从中分析电路的逻辑功能,例6-00(补):试分析下图所示时序逻辑电路,(2)写输出方程:本例除Q1、Q0外没有其他输出,无输出方程,解:该电路为同步时序逻辑电路,时钟方程可以不写,(1)写出驱动方程:,1,F1,F0,1,Q1,Q0,M,CP,6.2.1 同步时序逻辑电路实例分析,(3)求状态方程(即各触发器的次态),(4)状态转换表及状态图,或:M=0时,M=1时,0 0 0 0 1,M,0 0 1 1 0,0 1 0
5、 0 0,0 1 1 0 0,1 1 0 0 1,1 0 1 0 0,1 0 0 1 0,1 1 1 0 0,Q1Q0,11,M=0时,M=1时,00,01,10,10,01,00,11,该电路是一个能自启动的可逆3进制计数器,11,00,01,10,10,01,00,11,M=0时,M=1时,(5)给定时序逻辑电路的逻辑功能,无效状态,无效状态,自启动,自启动,有效循环,有效循环,M=0 3进制加法计数器,能自启动,M=1 3进制减法计数器,能自启动,【课本例6.1】 分析下图所示同步时序逻辑电路的逻辑功能。设初态Q3Q2Q1000,分析:各触发器接受同一时钟脉冲,所以是一个同步时序逻辑电路
6、。触发器时钟脉冲处有一小圆圈,故是下降沿触发;由于没有外部输入信号,所以属于莫尔型的时序逻辑电路,解: 各触发器在(CP信号)下降沿触发 各触发器的驱动方程,写出状态方程(把各触发器的驱动方程,代入JK触发器的特性方程: 得到的各触发器的次态Qn+1的表达式),(a)状态计算,列出状态转换表,(b)将状态转换表转化成另一种形式,从上表很容易看出,每经过5个时钟之后,电路状态循环变化一次,所以这个具有对时钟信号计算的功能,显然,这是一个五进制加法计数器。,画状态转换图,表,删表,000,001,010,100,011,111,101,110,Q3Q2Q1,分析,本电路的主循环(有效循环、状态循环
7、) 本电路能够自行启动(处于主循环之外的任何一种状态时,都会在时钟脉冲的作用下最终进入到主循环中去。),画时序图,CP,Q1,Q2,Q3,总结逻辑功能 由状态转换图可知,该电路也是五进制加法计算器,而且具有自启动能力,6.2.2 异步时序逻辑电路的分析,异步时序逻辑电路的分析方法 异步时序逻辑电路的分析步骤与同步电路的基本一致,但要注意的是:各触发器的动作时刻不一定相同,因此,分析的第一步就应该写出各触发器的时钟方程,其分析过程要比同步电路复杂 异步时序逻辑电路分析举例,【例6.2】分析下图所示的异步时序逻辑电路,分析:该电路中,CP2没有与输入时钟脉冲相连,是异步时序逻辑电路;而且既没有外部
8、的输出,也没有外部输入,属莫尔型。,C,FF1,Q2,C,FF2,Q1,C,FF3,J1,K1,J2,K2,J3,K3,CP,【例6.2】分析下图所示的异步时序逻辑电路,解: 时钟方程:,C,FF1,Q2,C,FF2,Q1,C,FF3,J1,K1,J2,K2,J3,K3,CP,【例6.2】分析下图所示的异步时序逻辑电路,解: 驱动方程:,C,FF1,Q2,C,FF2,Q1,C,FF3,J1,K1,J2,K2,J3,K3,CP,【例6.2】分析下图所示的异步时序逻辑电路,C,FF1,Q2,C,FF2,Q1,C,FF3,J1,K1,J2,K2,J3,K3,CP,写出状态方程(把各触发器的驱动方程,
9、代入JK触发器的特性方程: 得到的各触发器的次态Qn+1的表达式),【例6.2】,(a)状态计算,列出状态转换表,注意:FF2触发器翻转时刻发生在Q1从1到0(CP2的下降沿)时刻。,【例6.2】,(b)将状态转换表转化成另一种形式,从上表很容易看出,每经过5个时钟之后,电路状态循环变化一次,所以这个具有对时钟信号计算的功能,显然,这是一个五进制加法计数器。,【例6.2】,画状态转换图,分析,本电路的主循环(有效循环、状态循环) 本电路能够自行启动(处于主循环之外的任何一种状态时,都会在时钟脉冲的作用下最终进入到主循环中去。),【例6.2】,画时序图,CP,Q1,Q2,Q3,删除状态转换图,状
10、态转换图,【例6.2】,总结逻辑功能 由状态转换图可知,该电路也是五进制加法计算器,而且具有自启动能力,状态转换图,删状态转换图,6.4 常用时序逻辑部件,6.4.1 计数器 6.4.2 寄存器,6.4.1 计数器,(一) 二进制计数器,二进制数: 用0和1两个数字表示, 加1计数,逢2进1,二进制数,4位二进制数: Q3 Q2 Q1 Q0,位数: 3 2 1 0,8 4 2 1,相当于十进制数: 8Q3+4Q2+2Q1+1Q0,例: Q3Q2Q1Q0=1010B =8*1+4 *0+2 * 1+1 * 0 =10D,4位二进制表示的最大数为: 1111B=8+4+2+1=15D=,8位二进制
11、表示的最大数为: 11111111B=,16位二进制表示的最大数为:,二进制数所表示数的范围:,4位二进制加法计数器状态转换表,要求: 每来一个CP,计数器加1,所谓“计数”就是计算时钟脉冲的个数。计数器的应用十分广泛,不仅用于计数,也用作分频、定时等。 计数器的种类繁多,可以从一下三个角度进行分类: 按计数脉冲引入方式分类,分为:同步计数器和异步计数器。 按计数器中数码的变化规律分类,分为:加法计数器、减法计算器和可逆计数器。 按计数制来分,分为:二进制计数器、二-十进制(十进制)计数器,任意进制(N进制,即二进制、十进制之外的其它进制)计数器。,1、同步计数器,(1)同步二进制计数器(16
12、5页图6.18),要求:掌握电路的逻辑功能的分析和使用 分析 各触发器使用同一CP信号(下降沿触发) 各触发器的驱动方程:,(1)同步二进制计数器,将驱动方程代入JK触发器的特性方程 ,得到:,电路的输出方程为:,状态转换表,(1)同步二进制计数器,电路的状态转换表,/C0,/0,/0,/0,Q3Q2Q1Q0,0000,0001,0010,0011,0100,0101,0110,0111,1000,1001,1010,1011,1100,1110,1111,1101,/0,/0,/0,/0,/0,/0,/0,/0,/0,/0,/0,/0,/1,同步二进制计数器,电路的时序图,Q0,Q1,Q2,
13、Q3,Q0,Q1,Q2,Q3,CP,脉冲序号,同步二进制计数器,2、异步计数器,(1) 异步二进制加法计数器,分析 各触发器的CP信号(下降沿触发),各触发器的次态方程,(1) 异步二进制加法计数器,电路的时序图,脉冲序号,(1) 异步二进制加法计数器,电路的状态转换图,000,001,010,011,011,011,011,011,Q2Q1Q0,(2) 异步十进制计数器,借助一般的分析方法,可得电路的状态转换图和时序图,电路的时序图,CP,Q0,Q1,Q2,Q3,电路的状态转换图,0000,0001,0010,0011,0100,1000,1001,1010,1011,1100,1111,1
14、110,1101,0110,0101,0111,Q3Q2Q1Q0,由状态转换图可见,该电路是一个异步十进制(5421码)的计数器,该计数器具有自启动能力,用触发器组成计数器,CP上升沿触发,例: 用维阻型J-K触发器组成异步二进制加法计数器,用4个维阻型J-K触发器组成4位异步二进制加法计数器,清0脉冲,进位脉冲,4位异步二进制加法 计数器时序图,异步: 各触发器不同时翻转, 从低位到高位依次翻转,CP的上升沿 Q0翻转,4位异步二进制加法计数器状态转换表,每16 个CP 循环一周,2. 同步二进制加法计数器,同步: 每个触发器都用同一个CP触发,要翻转时同时 翻转,设计方法: 用低位的Q控制
15、高位的J、K, 决定其翻转还是不翻转。 JK00时,不翻转(保持原状) JK11时,翻转 也可用T触发器实现。,分析状态转换表,找出控制规律:,(1) Q0的翻转: 每来一个CP,Q0翻转 一次,(2) Q1的翻转: Q0=1时,再来一个CP , Q1翻转一次,(3) Q2的翻转: Q1Q0=11时,再来一个 CP,Q2翻转一次,(4) Q3的翻转: Q2Q1Q0=111时,再来一个CP,Q3翻转一次,同步二进制加法计数器设计,用维阻型J-K触发器,(1) Q0的翻转: 每来一个CP,Q0翻转 一次,(2) Q1的翻转: Q0=1时,再来一个CP , Q1翻转一次,(3) Q2的翻转: Q1Q0=11时,再来一个 C