奇码硬件开发类笔试题目

《奇码硬件开发类笔试题目》由会员分享，可在线阅读，更多相关《奇码硬件开发类笔试题目（2页珍藏版）》请在金锄头文库上搜索。

奇码硬件开发类笔试题目 奇码笔试真题(一) 第一卷 一，填空 奇码笔试1，集成电路的分类，按资料，工艺 奇码笔试2，集成电阻的计算，以及其制造工艺 奇码笔试3，Vtp，Vtn的正负判别，分别关于加强型和耗尽型 奇码笔试4，CMOS电路功耗包括哪两个局部，功耗设计主要思索的要素 二，填表 全定制，门阵列，FPGA各自单元模块，连线的性质 三，填图 CMOS工艺流程填图画图 四，问答 奇码笔试1，CMOS单元负载较大的电容时，只要进步W，这样会使W*L增加，相对前级又时一个大电容，如何处理这一矛盾? 奇码笔试2，分离软件谈谈全定制集成电路设计流程 奇码笔试3，谈谈对Layout设计的见地 五，翻幅员或者画幅员，选一 第二卷 奇码笔试1，什么时格雷码? 奇码笔试2，Nyquist采样定例 奇码笔试3，球一米高落下，每次探起一半，求路途和重力做功 奇码笔试4，运算放大器1，2，有几级，各级之间耦合方式有几种，剖析各种的优劣。