ep3c40q240c8n引脚原理图

上传人:F****n 文档编号:97818743 上传时间:2019-09-06 格式:DOCX 页数:15 大小:1.47MB
返回 下载 相关 举报
ep3c40q240c8n引脚原理图_第1页
第1页 / 共15页
ep3c40q240c8n引脚原理图_第2页
第2页 / 共15页
ep3c40q240c8n引脚原理图_第3页
第3页 / 共15页
ep3c40q240c8n引脚原理图_第4页
第4页 / 共15页
ep3c40q240c8n引脚原理图_第5页
第5页 / 共15页
点击查看更多>>
资源描述

《ep3c40q240c8n引脚原理图》由会员分享,可在线阅读,更多相关《ep3c40q240c8n引脚原理图(15页珍藏版)》请在金锄头文库上搜索。

1、 SOPC开发模块 原理图 对应引脚分类 EP3C40Q240C8N 1. 时钟在能力与知识结构方面,要求学生应具有扎实的专业和日语语言基础,熟练掌握日语听、说、读、写、译的基本技能;了解日本社会及日本文化等方面的基本知识,熟悉日本国情,具有一定的日本人文知识及运用这些知识与日本人进行交流的能力。2LED和按键3. port外接试验箱端口4. SAA7113HSAA7113是一种视频解码芯片,它可以输入4路模拟视频信号,通过内部寄存器的不同配置可以对4路输入进行转换,输入可以为4路CVBS或2路S视频(Y/C)信号,输出8位“VPO”总线,为标准的ITU 656、YUV 4:2:2格式。711

2、3兼容PAL、NTSC、SECAM多种制式,可以自动检测场频适用的50或60Hz,可以在PAL、NTSC之间自动切换。7113内部具有一系列寄存器,可以配置为不同的参数,对色度、亮度等的控制都是通过对相应寄存器改写不同的值,寄存器的读写需要通过I2C总线进行。7113的模拟与数字部分均采用+3.3V供电,数字I/O接口可兼容+5V,正常工作时功耗0.4W, 空闲时为0.07W。7113需外接24.576MHz晶体,内部具有锁相环(LLC),可输出27MHz的系统时钟。芯片具有上电自动复位功能,另有外部复位管脚(CE),低电平复位,复位以后输出总线变为三态,待复位信号变高后自动恢复,时钟丢失、电源电压降低都会引起芯片的自动复位。7113为QFP44封装。5ADV7123视频数模转换器ADV7123 (ADV)是一款单芯片、三通道、高速数模转换器,内置三个高速、10位、带互补输出的视频数模转换器、一个标准TTL输入接口以及一个高阻抗、模拟输出电流源。6. CH372总线通用接口芯片7. Wm8731-编码解码器8. XPT2046触摸屏控制器9. EPCS16-闪存10. FPGA所有bank引脚:

展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 办公文档 > 教学/培训

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号