《现代cmos工艺基本流程课件_1》由会员分享，可在线阅读，更多相关《现代cmos工艺基本流程课件_1（79页珍藏版）》请在金锄头文库上搜索。
1、1,CMOS工艺,CMOS，全称Complementary Metal Oxide Semiconductor，即互补金属氧化物半导体，是一种大规模应用于集成电路芯片制造的原料。采用CMOS技术可以将成对的金属氧化物半导体场效应晶体管（MOSFET）集成在一块硅片上。,2,Silicon Substrate P+,2um,725um,Silicon Epi Layer P,选择衬底-基础,晶圆的选择 掺杂类型（N或P） 电阻率（掺杂浓度） 晶向 高掺杂(P+)的Si晶圆 低掺杂(P)的Si外延层,3,Silicon Substrate P+,Silicon Epi Layer P,Pad Ox
2、ide,热氧化,热氧化 形成一个SiO2薄层，厚度约20nm 高温，H2O或O2气氛 缓解后续步骤形成的Si3N4对Si衬底造成的应力,4,Silicon Substrate P+,Silicon Epi Layer P-,Silicon Nitride,Si3N4淀积,Si3N4淀积 厚度约250nm 化学气相淀积(CVD) 作为后续CMP的停止层,5,Silicon Substrate P+,Silicon Epi Layer P-,Silicon Nitride,Photoresist,光刻胶成形,光刻胶成形 厚度约0.51.0um 光刻胶涂敷、曝光和显影 用于隔离浅槽的定义,6,Sil
3、icon Substrate P+,Silicon Epi Layer P-,Silicon Nitride,Photoresist,Si3N4和SiO2刻蚀,Si3N4和SiO2刻蚀 基于氟的反应离子刻蚀(RIE),7,Silicon Substrate P+,Silicon Epi Layer P-,Silicon Nitride,Photoresist,Transistor Active Areas,Isolation Trenches,隔离浅槽刻蚀,隔离浅槽刻蚀 基于氟的反应离子刻蚀(RIE) 定义晶体管有源区,8,Silicon Substrate P+,Silicon Epi La
4、yer P-,Silicon Nitride,Transistor Active Areas,Isolation Trenches,除去光刻胶,除去光刻胶 氧等离子体去胶，把光刻胶成分氧化为气体,9,Silicon Substrate P+,Silicon Epi Layer P-,Silicon Nitride,Future PMOS Transistor,Silicon Dioxide,Future NMOS Transistor,No current can flow through here!,SiO2淀积,SiO2淀积 用氧化物填充隔离浅槽 厚度约为0.51.0um，和浅槽深度和几何
5、形状有关 化学气相淀积(CVD),10,Silicon Substrate P+,Silicon Epi Layer P-,Silicon Nitride,Future PMOS Transistor,Future NMOS Transistor,No current can flow through here!,化学机械抛光,化学机械抛光(CMP) CMP除去表面的氧化层 到Si3N4层为止,11,Silicon Substrate P+,Silicon Epi Layer P-,Future PMOS Transistor,Future NMOS Transistor,除去Si3N4,除去
6、Si3N4 热磷酸(H3PO4)湿法刻蚀，约180,12,Trench Oxide,Cross Section,Bare Silicon,平面视图-浅槽隔离,完成浅槽隔离(STI),13,Silicon Substrate P+,Silicon Epi Layer P-,Future PMOS Transistor,Future NMOS Transistor,Photoresist,光刻胶成形,光刻胶成形 厚度比较厚，用于阻挡离子注入 用于N-阱的定义,14,Silicon Substrate P+,Silicon Epi Layer P-,Future NMOS Transistor,Ph
7、otoresist,N- Well,Phosphorous (-) Ions,磷离子注入,磷离子注入 高能磷离子注入 形成局部N型区域，用于制造PMOS管,15,Silicon Substrate P+,Silicon Epi Layer P-,Future NMOS Transistor,N- Well,除去光刻胶,16,Photoresist,Silicon Substrate P+,Silicon Epi Layer P-,Future NMOS Transistor,N- Well,光刻胶成形,光刻胶成形 厚度比较厚，用于阻挡离子注入 用于P-阱的定义,17,Silicon Subst
8、rate P+,Silicon Epi Layer P-,Photoresist,N- Well,Boron (+) Ions,P- Well,硼离子注入 高能硼离子注入 形成局部P型区域，用于制造NMOS管,硼离子注入,18,Silicon Substrate P+,Silicon Epi Layer P-,N- Well,P- Well,除去光刻胶,19,Silicon Substrate P+,Silicon Epi Layer P-,P- Well,N- Well,退火,退火 在6001000的H2环境中加热 修复离子注入造成的Si表面晶体损伤 注入杂质的电激活 同时会造成杂质的进一步
9、扩散 快速加热工艺(RTP)可以减少杂质的扩散,20,Trench Oxide,N- Well,P- Well,Cross Section,完成N-阱和P-阱,平面视图-N阱与P阱,21,Silicon Substrate P+,Silicon Epi Layer P-,P- Well,N- Well,Sacrificial Oxide,牺牲氧化层生长,牺牲氧化层生长 厚度约25nm 用来捕获Si表面的缺陷,22,Silicon Substrate P+,Silicon Epi Layer P-,P- Well,N- Well,除去牺牲氧化层,除去牺牲氧化层 HF溶液湿法刻蚀 剩下洁净的Si表
10、面,23,Silicon Substrate P+,Silicon Epi Layer P-,P- Well,N- Well,Gate Oxide,栅氧化层生长,栅氧化层生长 工艺中最关键的一步 厚度210nm 要求非常洁净，厚度精确(1) 用作晶体管的栅绝缘层,24,Silicon Substrate P+,Silicon Epi Layer P-,P- Well,N- Well,Polysilicon,多晶硅淀积,多晶硅淀积 厚度150300nm 化学气相淀积(CVD),25,Silicon Substrate P+,Silicon Epi Layer P-,P- Well,N- Well
11、,Photoresist,Channel Length,Polysilicon,光刻胶成形,光刻胶成形 工艺中最关键的图形转移步骤 栅长的精确性是晶体管开关速度的首要决定因素 使用最先进的曝光技术深紫外光(DUV) 光刻胶厚度比其他步骤薄,26,Silicon Substrate P+,Silicon Epi Layer P-,P- Well,N- Well,Photoresist,Channel Length,多晶硅刻蚀,多晶硅刻蚀 基于氟的反应离子刻蚀(RIE) 必须精确的从光刻胶得到多晶硅的形状,27,Silicon Substrate P+,Silicon Epi Layer P-,P
12、- Well,N- Well,Gate Oxide,Poly Gate Electrode,除去光刻胶,28,Trench Oxide,N- Well,P- Well,Cross Section,Polysilicon,平面视图-栅极,完成栅极,29,Silicon Substrate P+,Silicon Epi Layer P-,P- Well,N- Well,Gate Oxide,Poly Gate Electrode,Poly Re-oxidation,多晶硅氧化,多晶硅氧化 在多晶硅表面生长薄氧化层 用于缓冲隔离多晶硅和后续步骤形成的Si3N4,30,Silicon Substrat
13、e P+,Silicon Epi Layer P-,P- Well,N- Well,Photoresist,光刻胶成形,光刻胶成形 用于控制NMOS管的衔接注入,31,Silicon Substrate P+,Silicon Epi Layer P-,P- Well,N- Well,Photoresist,Arsenic (-) Ions,N Tip,NMOS管衔接注入,NMOS管衔接注入 低能量、浅深度、低掺杂的砷离子注入 衔接注入用于削弱栅区的热载流子效应,32,Silicon Substrate P+,Silicon Epi Layer P-,P- Well,N- Well,N Tip,
14、除去光刻胶,33,Silicon Substrate P+,Silicon Epi Layer P-,P- Well,N- Well,Photoresist,N Tip,光刻胶成形,光刻胶成形 用于控制PMOS管的衔接注入,34,Silicon Substrate P+,Silicon Epi Layer P-,P- Well,N- Well,Photoresist,BF2 (+) Ions,N Tip,P Tip,PMOS管衔接注入 低能量、浅深度、低掺杂的BF2+离子注入 衔接注入用于削弱栅区的热载流子效应,PMOS管衔接注入,35,Silicon Substrate P+,Silicon Epi Layer P-,
