模块八检测题(答案)

上传人:平*** 文档编号:9731935 上传时间:2017-10-04 格式:DOC 页数:8 大小:1MB
返回 下载 相关 举报
模块八检测题(答案)_第1页
第1页 / 共8页
模块八检测题(答案)_第2页
第2页 / 共8页
模块八检测题(答案)_第3页
第3页 / 共8页
模块八检测题(答案)_第4页
第4页 / 共8页
模块八检测题(答案)_第5页
第5页 / 共8页
点击查看更多>>
资源描述

《模块八检测题(答案)》由会员分享,可在线阅读,更多相关《模块八检测题(答案)(8页珍藏版)》请在金锄头文库上搜索。

1、1模块八 检测题答案(一) 填空题:1触发器的逻辑功能通常可用 、 、 和 等多种方法进行描述。(功能真值表,逻辑函数式,状态转换图,时序波形图 )2组合逻辑电路的基本单元是 ,时序逻辑电路的基本单元是 。(门电路,触发器 )3 触发器具有“空翻”现象,且属于 触发方式的触发器;为抑制“空翻”,人们研制出了 触发方式的 JK 触发器和 D 触发器。(钟控 RS,电平,边沿)4JK 触发器具有 、 、 和 四种功能。欲使 JK 触发器实现 的功能,则输入端 J 应接 ,K 应接 nQ1。(置 0 ,置 1 ,保持,翻转 ,1 ,1 )5同步 RS 触发器的状态变化是在时钟脉冲 期间发生的,主从R

2、S触发器的状态转变是在时钟脉冲 发生的。(CP=1, 下降沿)6时序逻辑电路按各位触发器接受 信号的不同,可分为 步时序逻辑电路和 步时序逻辑电路两大类。在 步时序逻辑电路中,各位触发器无统一的 信号,输出状态的变化通常不是 发生的。(时钟脉冲控制,同,异,异,时钟脉冲控制,同一时刻)7分析时序逻辑电路时,首先要根据已知逻辑的电路图分别写出相应的 方程、 方程和 方程,若所分析电路属于 步时序逻辑电路,则还要写出各位触发器的 方程。(驱动,输出,次态,异,时钟脉冲)28寄存器可分为 寄存器和 寄存器,集成 74LS194 属于 移位寄存器。用四位移位寄存器构成环行计数器时,有效状态共有 个;若

3、构成扭环计数器时,其有效状态是 个。(数码,移位,双向,4 ,8 )974LS194 是典型的四位 型集成双向移位寄存器芯片,具有 、并行输入、 和 等功能。(TTL,左移和右移,保持数据 ,清除数据 )10逻辑图输入端子有圆圈的表示 触发,输出端子有圆圈的表示 ;不带三角符号的表示 方式,带三角符号的表示 方式;带三角符号及圆圈的表示 触发,有三角符号不带圆圈的表示 触发。(低电平,“非”,电位触发,边沿触发方式,下降沿,上升沿)(二) 判断题( 错 )1基本的 RS 触发器具有“空翻”现象。 ( 错 )2钟控的 RS 触发器的约束条件是:RS=0。 ( 对 )3主从型 JK 触发器的从触发

4、器开启时刻在 CP 下降沿到来时。 ( 错 )4触发器和逻辑门一样,输出取决于输入现态。 ( 对 )5D 触发器的输出总是跟随其输入的变化而变化。 ( 错 )6凡采用电位触发方式的触发器,都存在“空翻”现象。 ( 对 )7集成计数器通常都具有自启动能力。 ( 对 )8使用 3 个触发器构成的计数器最多有 8 个有效状态。 ( 错 )9同步时序逻辑电路中各触发器的时钟脉冲 CP 不一定相同。 ( 对 )10利用集成计数器芯片的预置数功能可获得任意进制的计数器。( 对 )11555 定时器可以组成产生脉冲和对信号整形的各种单元电路。( 错 )12逻辑图中带三角符号的表示电位触发方式。 (三)选择题

5、1仅具有置“0”和置“1”功能的触发器是( C )。3A、基本 RS 触发器 B、钟控 RS 触发器 C、D 触发器 D、JK 触发器2由与非门组成的基本 RS 触发器不允许输入的变量组合 为( A RS)。A、00 B、01 C、10 D、113钟控 RS 触发器的特征方程是( D )。A、 B、 C、 D、n1nQRn1nQSn1nQSRnSQ14仅具有保持和翻转功能的触发器是( B )。A、JK 触发器 B、T 触发器 C、D 触发器 D、T触发器5触发器由门电路构成,但它不同门电路功能,主要特点是( C )A、具有翻转功能 B、具有保持功能 C、具有记忆功能6TTL 集成触发器直接置

6、0 端 和直接置 1 端 在触发器正常工作时应DRDS( C )A、 =1, =0 B、 =0, =1 C、保持高电平“1” D、保持低电DRSS平“0”7按触发器触发方式的不同,双稳态触发器可分为( C )A、 高 电 平 触 发 和 低 电 平 触 发 B、 上 升 沿 触 发 和 下 降 沿 触 发C、 电 平 触 发 或 边 沿 触 发 D、 输 入 触 发 或 时 钟 触 发8为避免“空翻”现象,应采用( B )方式的触发器。A、主从触发 B、边沿触发 C、电平触发 D 、 上 述 均 包 括9为防止“空翻”,应采用( C )结构的触发器。A、TTL B、MOS C、主从或维持阻塞1

7、0描述时序逻辑电路功能的两个必不可少的重要方程式是( B )。A、次态方程和输出方程 B、次态方程和驱动方程 C、驱动方程和时钟方程 D、驱动方程和输出方程11四位移位寄存器构成的扭环形计数器是( B )计数器。A、模 4 B、模 8 C、模 1612能用于脉冲整形的电路是( C )。4A、双稳态触发器 B、单稳态触发器 C、施密特触发器(四)简述题1触发器和门电路有何联系和区别?在输出形式上有何不同?分别为哪种电路的基本单元?答:门电路的输出仅取决于其输入,触发器的输出不仅与输入现态有关,而且还与原来输出状态有关,即具有记忆性。门电路的输出只有一个,触发器的输出是互非的两种状态。时序逻辑电路

8、的基本单元是触发器,组合逻辑电路的基本单元是门电路。2何谓“空翻”现象?抑制“空翻”可采取什么措施?答:所谓“空翻”,是指触发器在一个 CP 脉冲为 1 期间输出状态发生多次变化的现象。抑制“空翻”的最有效方法就是选用边沿触发方式的触发器。3触发器有哪几种常见的电路结构形式?它们各有什么样的动作特点?答:触发器常见的电路结构形式有两个与非门或两个或非门构成的基本 RS触发器、由基本 RS 触发器和导引门构成的钟控 RS 触发器、主从型 JK 触发器以及维护阻塞 D 触发器等。基本 RS 触发器的输出随着输入的变化而变化,电平触发;钟控 RS 触发器是在 CP=1 期间输出随输入的变化而变化;主

9、从型 JK 触发器在时钟脉冲下降沿到来时触发;维持阻塞 D 触发器是在时钟脉冲上升沿到来时刻触发。4试分别写出钟控 RS 触发器、JK 触发器和 D 触发器的特征方程。答:钟控 RS 触发器的特征方程: ,SR=0(约束条)( 1P 1CQRSnn件);JK 触发器的特征方程: ; D 触发器的特征方程: Q n +1= nnKJQ1D n。5说明同步时序逻辑电路和异步时序逻辑电路有何不同?答:同步时序逻辑电路的各位触发器是由同一个时钟脉冲控制的;异步时序逻辑电路的各位触发器的时钟脉冲控制端各不相同,状态发生变化的时间通常也不相同。6试述时序逻辑电路的分析步骤。答:时序逻辑电路的一般分析步骤通

10、常为:确定时序逻辑电路的类型。根据已知时序逻辑电路,分别写出相应的驱动方程、次态方程、输出方程,5当所分析电路属于异步时序逻辑电路,还需要写出各位触发器的时钟方程。根据次态方程、时钟方程或输出方程,填写状态转换真值表或状态转换图。根据分析结果和转换真值表,得出时序逻辑电路的逻辑功能。7何谓计数器的自启动能力?答:所谓自启动能力:指时序逻辑电路中某计数器中的无效状态码,若在开机时出现,不用人工或其它设备的干预,计数器能够很快自行进入有效循环体,使无效状态码不再出现的能力。8施密特触发器具有什么显著特征?主要应用有哪些?答:施密特触发器的显著特征有两个:一是输出电压随输入电压变化的曲线不是单值的,

11、具有回差特性;二是电路状态转换时,输出电压具有陡峭的跳变沿。利用施密特触发器的上述两个特点,可对电路中的输入电信号进行波形整形、波形变换、幅度鉴别及脉冲展宽等。(五)分析计算题1已知 TTL 主从型 JK 触发器的输入控制端 J 和 K 及 CP 脉冲波形如题(五)1 图所示,试根据它们的波形画出相应输出端 Q 的波形。C PJKQ题(五)1 图 检测题(五)1 波形图2电路及时钟脉冲、输入端 D 的波形如题(五)2 图所示,设起始状态为“000”。试画出各触发器的输出时序图,并说明电路的功能。61JKQ2JK3JQ123DC PC P 1Q23题(五)2 图 检测题(五)2 逻辑图和波形图解

12、:分析:(1)电路为同步的米莱型时序逻辑电路;(2)各触发器的驱动方程:J 1=D K1= J2=Q1n K2= J3=Q1n K3=DnQ1n2各触发器的次态方程: nQ3(3)根据上述方程,写出相应的逻辑功能真值表:CP D Q1n Q2n Q3n Q1n+1 Q2n+1 Q3n+11 0 0 0 0 0 0 02 1 0 0 0 1 0 03 0 1 0 0 0 1 04 0 0 1 0 0 0 15 0 0 0 1 0 0 0从功能真值表中可看出,该电路属于右移移位寄存器。其时序逻辑图如图中红笔示。3. 对题(五)3 图所示时序逻辑电路进行分析,写出其功能真值表。 1JKQ2J3JKQ

13、&12C PDR题(五)3 图 检测题(五)3 逻辑图7分析:此电路各位触发器的 CP 脉冲不同,因此是异步时序逻辑电路,因为没有其它输入,因此判断为莫尔型异步时序逻辑电路。(1)各位触发器的驱动方程:3QJ1K2J12K213QJ3K(2)各位触发器的次态方程:131n 212Qn 3213n(3)各位触发器的时钟方程:CP1=CP CP2=Q1 CP3=CP(4)根据上面各方程列出逻辑电路的状态转换真值表CP1 CP2 CP3 Q3n Q2n Q1n Q3n+1 Q2n+1 Q1n+11 1 0 0 0 0 1 12 2 0 1 1 1 1 03 3 1 1 0 0 0 04 4 0 0 0 0 0 15 5 0 0 1 0 1 06 6 0 1 0 0 1 17 7 0 1 1 1 0 08 8 1 0 0 0 0 04. 写出题(五)4 图所示各逻辑电路的次态方程。D1C1D1CC PC PC PA J11C1C PC PC P1 KJJKQQ Q( a )( b ) ( c ) ( d ) ( e ) ( f )题(五

展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 中学教育 > 试题/考题

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号