《组合电路中的竞争冒险现象》由会员分享，可在线阅读，更多相关《组合电路中的竞争冒险现象（54页珍藏版）》请在金锄头文库上搜索。
1、1,数字电子技术基础,阎石主编（第五版）,信息科学与工程学院基础部,2,4.4 组合电路中的竞争冒险现象,竞争：当一个逻辑门的两个输入信号同时向相反的逻辑电 平跳变，而变化的时间有差异的现象称为竞争。,冒险：由于竞争使电路的输出端出现了稳态下没有的干扰脉冲 （毛刺）的现象称为冒险。,有竞争不一定会产生冒险， 但有冒险就一定存在竞争。,竞争与冒险的关系：,3,正脉冲“1”型冒险,负脉冲“0”型冒险,一、产生竞争冒险的原因,由于竞争而在电路的输出端可能尖峰脉冲的现象称为竞争冒险。,4,1、代数识别法（输入变量每次只有一个发生改变的简单情况下）,一个变量以原变量和反变量出现在逻辑函数Y中时，则该变量
2、是具有竞争条件的变量。如果消去其他变量（令其他变量为0或1），留下具有竞争条件的变量，,二、如何检查竞争冒险现象,若函数出现：,则可能产生负的尖峰脉冲的冒险现象，“0”型冒险；,若函数出现：,则可能产生正的尖峰脉冲的冒险现象，“1”型冒险；,5,【例】判断实现以下函数的电路是否存在冒险现象。,解：,由函数表达式可知，变量A和C 具备竞争的条件。,所以，应对这两个变量进行分析。先考察变量A。,将B和C的各个取值组合分别代入逻辑函数式中，可得,可见，BC=11时，变量A的变化可能使电路产生冒险。同上，变量C的变化不会使电路产生冒险。,6,2、卡诺图识别法,如果代表两个乘积项的圈相切，而相切处又未被
3、其它包围圈包围，则可能发生冒险现象。,如图，图上两卡诺圈相切，当输入变量ABC由011变为111时，Y从一个包围圈进入另一个包围圈，若把圈外函数值视为0，则函数值可能按 1- 0 -1 变化，从而出现毛刺。,以上方法只适用于输入变量每次只有一个改变状态的情况。,但是实际上在很多情况下，输入变量都有两个以上同时改变状态的可能性，加之如果输入变量的数目又很多，以上方法就难以胜任检查竞争冒险的任务了。,7,3、利用EDA软件进行时序仿真,利用EDA软件对电路进行时序仿真，观察输出波形是否有毛刺，从而从原理上检查电路是否存在竞争冒险现象。,4、实验法,然而由于仿真时只能采用标准化的典型参数，有时还要做
4、一些近似，所以得到的仿真结果与实际电路的工作情况会有出入。,对于由多个输入变量同时变化引起的功能冒险，最有效的判断方法是利用示波器观察输出信号中有无毛刺，分析原因予以消除。,只有实验检查的结果才是最终的结论。,8,1、添项,三、如何消除竞争冒险现象,修改逻辑设计，增加冗余项。,只要在其卡诺图上两包围圈相切处加一个包围圈，即增加了一个冗余项，就可消除逻辑冒险。,添加冗余项后，,当B=C=1时，,始终有Y=1，,消除了竞争冒险现象。,9,10,2、后滤,三、如何消除竞争冒险现象,在输出端接滤波电容，用来吸收和削弱窄脉冲。,后滤,毛刺很窄（几十纳秒内），因此常在输出端对地并接滤波电容C，可将尖峰脉冲
5、的幅度削弱至门电路的阈值电压以下。,但C的引入会使输出波形边沿变缓，工作速度变慢，因此参数要选择合适，C一般为几十到几百PF。,11,第四章小结,组合电路一般由门电路构成，无记忆、无反馈。 任一时刻电路的输出只取决于该时刻各输入状态的组合，而与电路的原状态无关。,编码器：二进制编码器、二十进制编码器,译码器：二进制译码器/数据分配器、二十进制译码器、显示译码器,数据选择器；,数值比较器；,全加器和加法器,12,（逐级推导法）,1、用SSI门电路设计,第四章小结,2、用MSI组合逻辑器件设计,13,（1）用二进制译码器,（2）用数据选择器,第四章小结,14,（3）用其他的中规模组合电路,利用全加
6、器的异或运算功能；,利用加法器的求和功能；,利用比较器的比较输出；,利用编码器的优先编码功能；,应用中规模组件设计电路要注意的问题：,对逻辑表达式的变换与化简的目的是使其尽可能与组合逻辑器件的形式一致，而不是尽量化简。 设计时应考虑合理充分应用组合器件的功能，尽量用同类的、较少的和较简单的器件满足设计要求。 当组合器件的功能用不完时，要对多余的输入、输出端作适当的处理；当一个组合器件不能满足设计要求时，应对器件进行适当的扩展。,产生原因检查方法消除方法,第四章小结,15,第五章 触发器(FF: Flip-Flop),内容介绍,本章介绍构成时序逻辑电路的最基本部件双稳态触发器，重点介绍各触发器的
7、结构、工作原理、动作特点，以及触发器从功能上的分类及相互间的转换。,首先从组成各类触发器的基本部分SR锁存器入手，介绍触发器的结构、逻辑功能、动作特点，在此基础上介绍JK触发器、D触发器、T触发器等，给出触发器的描述方程。,本章重点是各触发器的功能表、逻辑符号、触发电平、状态方程的描述等。,16,本章的内容,5.1 概述 5.2 SR锁存器 5.3 电平触发的触发器 5.4 脉冲触发的触发器 5.5 边沿触发的触发器 5.6 触发器的逻辑功能及其描述方法,17,一、触发器,输出状态不仅与现时的输入有关，还与原来的输出状态有关；,触发器是有记忆功能的逻辑部件,可以存贮1位二值(0或1)信息；,
8、5.1 概述,触发器是构成时序电路的基本单元电路；,触发器：能够存储1位二进制信号的基本单元电路。,18,二、触发器的基本特点:,(3) 利用不同的输入信号可置成任一稳态，并在输入信号撤消后能保持该稳态不变。,(1) 触发器输出有两种稳定的状态：0、1 状态; 所以, 触发器也叫双稳态触发器。,(2) 具有触发翻转的特性; 即两个稳态可以在外部信号的触发下相互转化。,(4)有两个互补输出端。,19,三、触发器的分类,20,5.2 SR锁存器,SR锁存器（又叫基本RS触发器）是各种触发器构成的基本部件，也是最简单的一种触发器。它的输入信号直接作用在触发器，无需触发信号,21,反馈,1、由与非门构
9、成的RS触发器（P218）,0状态： Q=0，Q=1 1状态： Q=1，Q=0,5.2 SR锁存器,一 、电路结构与工作原理,22,若原状态：,0,1,输出：,1,1,0,0,1,0,（置0）,23,若原状态：,0,1,输出：,0,1,1,1,1,0,（置0）,24,若原状态：,1,0,输出：,1,0,1,0,1,1,（置1）,25,若原状态：,1,0,输出：,0,0,1,1,0,1,（置1）,26,若原状态：,1,1,输出：,（保持）,1,0,1,0,0,1,27,若原状态：,1,1,输出：,（保持）,0,1,1,0,28,输出全是1状态之后,状态为不定状态,当RD=SD=0时，信号“同时”
10、变为1的情况下，翻转快的门输出变为0，另一个不得翻转。,29,由与非门组成的基本RS触发器的特性表,保持,置 0(复位),置 1（置位）,不定,30,触发器的不定状态有两种含义： 一、Q= Q =1时， 触发器既不是0状态，也不是1状态；,二、RD、SD 同时从0回到1时， 触发器的新状态不能预先确定。,返回,31,由与非门构成的SR锁存器的电路及符号,32,【例1】画出与非门构成的RS触发器的输出波形 。,33,【例2】画出与非门构成的RS触发器的输出波形 。,状态 不定,34,2、由或非门构成的RS触发器P216,0,0,1,1,0,0,1,0,35,0,0,0,0,1,1,0,1,2、由
11、或非门构成的RS触发器,36,0,1,1,1,0,0,1,0,2、由或非门构成的RS触发器,37,0,1,0,0,1,0,1,0,2、由或非门构成的RS触发器,38,1,1,0,0,2、由或非门构成的RS触发器,39,2、由或非门构成的RS触发器P216,40,【例3】画出或非门构成的RS触发器的输出波形 。,状态 不定,41,例5.2.1,42,直接控制,在输入信号作用的全部周期内， 都能直接改变输出状态，因此 称RD （ ） 、SD （ ）为直接复位端和直接置位端。,在任何时刻，输入都能直接改变输出的状态。,43,【例4】防抖动开关电路如图所示， 的波形已知， 画出对应的输出 波形。,Q,
12、44,小结,基本要求： 了解SR锁存器的工作原理； 掌握与非门构成的SR锁存器的特性表； 掌握SR锁存器输出波形的画法。,作业： P248 思考题和习题 5-1题、5-2题,45,5.3 电平触发的触发器,在数字系统中，常常要求某些触发器在同一时刻动作，这就要求有一个同步信号来控制，这个控制信号叫做时钟信号（Clock），简称时钟，用CLK表示。这种受时钟控制的触发器统称为时钟触发器。,CLK：控制时序电路工作节奏的固定频率的脉冲信号， 一般是矩形波。,46,5.3 电平触发的触发器,一、电平触发RS触发器（同步RS触发器）,基本SR锁存器,输入控制门,只有在CLK1时， S、R才能起作用,4
13、7,（1）. CLK0,此时门G3和G4被封锁，输出为高电平。,0,对于由G1和G2构成的SR锁存器（基本RS触发器），触发器保持原态，即Q * = Q,1,1,5.3 电平触发的触发器,电平触发RS触发器电路结构与工作原理,48,5.3 电平触发的触发器,电平触发RS触发器电路结构与工作原理,（2）. CLK1,1,0,0,a. S=0 , R=0,1,1,49,5.3 电平触发的触发器,电平触发RS触发器电路结构与工作原理,（2）. CLK1,1,a. S=0 , R=0,0,1,1,0,b. S=0 , R=1,50,5.3 电平触发的触发器,电平触发RS触发器电路结构与工作原理,（2）
14、. CLK1,1,a. S=0 , R=0,b. S=0 , R=1,1,0,0,1,c. S=1 , R=0,51,5.3 电平触发的触发器,电平触发RS触发器电路结构与工作原理,（2）. CLK1,1,a. S=0 , R=0,b. S=0 , R=1,c. S=1 , R=0,1,1,0,0,d. S=1 , R=1,综上：CLK=1时，此时门G3和G4开启， 触发器输出由S 和R决定。,52,同步RS触发器的工作状态分析,Q (保持),1（置1）,1 (不定),Q (保持),0（置0）,53,54,在某些应用场合，有时需要在时钟CLK到来之前，先将触发器预置成制定状态，故实际的同步RS触发器设置了异步置位端S D和异步复位端R D，其电路及图形符号如图所示,5.3 电平触发的触发器,当CLK0情况下，S D0， R D1，Q1； S D1， R D0，Q0。不用设置初态时， S DR D1,小圆圈表示低电平有效,无小圆圈表示高电平控制,
