《pcb电气法则检验与原理图的报表生成课程培训》由会员分享，可在线阅读，更多相关《pcb电气法则检验与原理图的报表生成课程培训（33页珍藏版）》请在金锄头文库上搜索。
1、第二章 电气法则检验,概要,当一个电路图基本设计完成后，紧接着一个非常重要的工作就是检查该电路中是否有错误原理图设计规则检查。即要利用本软件对我们设计的电路进行电气法则测试，简称ERC。 ERC能按照用户指定的物理、逻辑特性进行检测，为用户找出人为的疏漏和错误，如没有连接的网络标号、没有连接的电源、空的输出管脚、重复的元件标注编号等等，同时生成错误报表并在原理图中有错误的地方做出标记。,21 原理图电气法则检验 2.1.1 设置Setup选项卡 2.1.2 Rule Matrix选项卡 2.2 放置 符号 2.2.1 修改错误 2.2.2 放置 符号,2.1 原理图电气法则检测,电气检查内容很
2、多，但是最主要的是检查元件之间的相互连接。此外，在检测前应注意元件的隐藏脚（一般是电源管脚和接地管脚）。 执行菜单命令：“Tools | ERC”，系统会弹出Setup Electrical Rule Check电气测试规则对话框。该对话框包括Setup和Rule Matrix两个选项卡。下面将分别介绍这两个选项卡。,2.1.1 设置Setup选项卡 如图,1ERC Options 区域 该区域设置检查错误的种类： Multiple net names on net：一个网络上有多个网络标号。 Unconnected net labels：只有个网络标号。 Unconnected power
3、objects：未连接的电源和地线。 Duplicate sheet numbers：在多原理图设计中，原理图的图号重复。,图2-1 Setup选项卡,Duplicate component designator：重复元件序号。 Bus label format errors：总线名称格式错误。 Floating input pins：输入管脚悬空。 Suppress warnings：不将警告信息记录在错误报告中。 2Options 区域 该区域给出处理错误的方法： Create Report File：建立报告文件。,Add Error Makers：在错误的地方加错误标记。 Descen
4、d Into Sheet Parts：设定检查范围是否包括图纸符号中的电路。 Sheet to Netlist下拉列表框 设置检查范围。 Active sheet：只检查当前窗口中的原理图。 Active project：检查当前项目。 Active sheet plus sub sheets：检查当前电路图和它的子图。,3 Net Identifier Scope下拉列表框 设置端口和网络标号的有效范围： Net Label and Parts global： 网络标号和端口全局有效。 Only Parts Global： 只有端口是全局有效。 Sheet SymbolPort Connec
5、tions：图纸符号端U只和它内部的分电路端口是相连的。,2.1.2 Rule Matrix选项卡,该选项卡如图2-2所示，用户可以通过它对引脚和端口的ERC检测规则进行设置。设置区域为一个矩阵，其中个小方块的颜色意义见参考图例。下面详细说明。,图选项卡,1在Legend图例区域有： No Reports 无报告产生（绿色） Error 错误 （红色） Warning 警告 （黄色）,2检查规则矩阵： 该矩阵用于设置各管脚、端口之间的连接规则。 Input Pin：输入型管脚。 I/O Pin：输入输出管脚。 Output Pin：输出型管脚。 Open Collector Pin：集电极开路
6、管脚。 Passive Pin：无源元件管脚。 Hiz Pin：三态管脚。 Open Emitter Pin：发射极开路管脚。 Power Pin：电源管脚。 Input Port：输入端口。 Output Port：输出端口。 Bidirectional Port：双向端口。,Unspecified Port：无方向端口。 Input sheet Entry：输入型图纸符号端口。 Output Sheet Entry：输出型图纸符号端口。 Bidirectional Sheet Entry：双向图纸符号 端口。 Unspecified Sheet Entry：无方向图纸符号端口。 Unspe
7、cified：无连接。 检查矩阵的意思是：在水平检查项目和垂直检查项目各交叉点，按照设定的颜色代表的规则写入检查矩阵。,例如：水平检查项目Output和垂直检查项目Output交叉点设为红色，说明若检查时发现输出脚和输出脚连接时，就认为发生了错误，并将错误情况写进错误报告同时标记错误位置。 用鼠标单击交叉点可以更改颜色既检查规则，改变的顺序为绿、黄、红。 Set Defaults按钮：该按钮用于恢复检查矩阵的默认值。,2.2 放置NO ERC符号,2.2.1 修改错误 绘图错误 （）设计者错误地将两个或多个不同的电气类型的引角用导线连到了一起 （）不同的两根或多根导线错误连在一起 （）错误地使
8、用图形直线而不时导线进行电气连接 （）由于没有将锁定栅格打开，造成连线没有连接到引角导线或总线的端点上,句法错误 有连接关系的图件之间的网络识名的拼写不一致 库元件错误 在自建原理图库元件时，引角放置的方式不正确，或是引脚电气类型设置有错误 设计错误 电路设计时存在的错误，如输出和地线相连,2.2.2 放置NO ERC符号,执行菜单命令：“Place | Directives | NO ERC”，动光标到所需放置之处，单击即可。然后再进行ERC检测，在放置NO ERC符号的地方不再产生错误报告。,第3章 原理图的报表生成,3.1 生成网络表 3.2 生成元件列表 3.3 生成层次项目组织列表
9、3.4 生成交叉参考元件列表 3.5 生成元件列表 3.6 建立项目元件库文件,3.1 生成网络表,所谓网络表就是元件名、封装、参数及元件之间的连接表，它是电路自动布线的灵魂，也是原理图设计软件SCH与印制电路设计软件PCB之间的接口。网络表的获取可以直接从电路原理图转化而来，也可从已布好的电路中获取网络表。 执行菜单命令：“Design | Create Netlist”，系统弹出Netlist Creation对话框，该对话框有Preferences和Trace Options两个选项卡，下面将分别介绍,3.1.1 设置Preferences选项卡,Preferences选项卡包含三个下拉
10、列表选项和三个复选框，如图3-1所示。 Output Format下拉列表：选择网络表的格式，共38种。此处设置为Protel2格式，不容易出错。 Net Identifier Scope下拉列表：对多图纸项目设置网络标识符范围。 Sheet to Netlist下拉列表：选择图纸范围例子中选Active Sheet。,图3-1 Preferences选项卡, Append Sheet Numbers To Local Nets复选项：将原理图编号附加到网络名称上。如果设置此项功能，系统会将原理图的编号附加在每一个网络名称上。它通常用于多图纸项目中（但网络是局部的），以跟踪网络所处的位置，本例
11、不选中。 Descend into the sheet parts复选项：深入至图纸元件内部电路。图纸元件是一个特殊的元件就像方块电路符号（Sheet Symbol）一样，其管脚名称就是其对应子图的名称。 当使用图纸元件时选中此项，本例不选中。 Include un-named single pin nets复选项：包括无名孤立引脚网络。本例可选中。,3.1.2 设置Trace Options选项卡,单击Trace Options标签，可切换到Trace Options选项卡。该选项卡共有三大类五个复选项，如图3-2所示。 Enable Trace复选项：跟踪使能。选中该选项，则跟踪结果会存成
12、*.TNG文件，而主文件名称和原理图主文件名一致。 Netlist before any resolving复选项：转换网络表时，将任何动作都加以跟踪，并形成跟踪文件*.TNG。,图3-2Trace Options选项卡, Netlist after resolving sheets复选项：只有当电路中的内部网络结合到项目网络时，才加以跟踪，并形成跟踪文件。 Netlist after resolving project复选项：只有当项目文件内部网络进行结合动作后，才将该步骤存成跟踪文件。 Include Net Merging Information复选项：包含网络归并信息。,3.1.3 产
13、生网络表,完成上面设置后，网络表设置也基本完成了，下面还需提出来让大家注意的几处设置： （1）在Net Identifier Scope下拉列表中选择Net Labels and Ports Global，此项设置使网络标号及I/O端口标号在整个项目内的所有电路中都有效。 （2）在Sheets to Netlist下拉列表中选择Active Sheet当前激活的图纸。 （3）在Trace Netlist Generation选项中选择Enable Trace，系统会跟踪网络文件的生成，并将跟踪结果存成*.TNG文件，其文件名与原理图的主文件名相同。 设置完后，单击OK，即可生成网络表,3.2
14、生成元件列表,元件列表主要是用于整理一个电路或一个项目文件中的所有文件，它主要包括元件的名称、标号、封装等内容。,执行菜单命令：“Reports | Bill of Material”，出现BOM导向器，选中Sheet选项，单击Next按钮。进入向导2，选项Footprint和Description都要选中，其他默认。单击Next按钮。进入下一步，再单击Next按钮，进入下一步。在此时的向导中选择Client Spreadsheet选项，单击Next按钮，进入下一步。单击Finish按钮，系统自动生成元件列表,3.3 生成层次项目组织列表,层次项目组织列表主要用于描述项目文件中所包含的各原理图
15、文件的文件名，和相互的层次项目列表关系。 执行菜单命令：“Reports | Design Hierarchy”，系统自动产生报表文件，同时自动存为Documents. rep文件。,3.4 生成交叉参考元件列表,交叉参考元件列表主要用于列出元件的编号、名称及所在的图形文件。 执行菜单命令：“Reports | Cross Reference”，系统即产生相应的交叉参考文件列表,3.5 生成元件列表,为检查某一网络或电气连接关系，可使用一些菜单命令点亮它们。为了更清楚地了解，设计人员往往还要对有关引脚进行查询，如元件的管脚号、名称等。 执行菜单命令：“Edit | Select | Net”，选中其中一个网络，再执行菜单命令：“Reports | Selected Pins”，系统产生的元件引脚列表框中列出了该网络的元件引脚号和名称。,3.6 建立项目元件库文件,Protel 99 SE提供了一个功能，可将项目电路中所用到的零件整理并存成一个元件库文件。这样有助于文件保存及文件交换。 菜单命令：“Design | Make Project Library”。,
