《集成电路工艺基础——09金属化与多层互连资料》由会员分享，可在线阅读，更多相关《集成电路工艺基础——09金属化与多层互连资料（46页珍藏版）》请在金锄头文库上搜索。
1、Chap 9 金属化与多层互连,金属化 金属及金属性材料在集成电路技术中的应用 金属化的作用 将有源元件按设计的要求联结起来形成一个完整的电路和系统 提供与外电源相连接的接点 互连和金属化不仅占去了相当的芯片面积，而且往往是限制电路速度的主要矛盾之所在。,金属材料的应用,金属材料的用途及要求： 栅电极 与栅氧化层之间有良好的界面特性和稳定性 合适的功函数，满足NMOS和PMOS阈值电压对称的要求 多晶硅的优点 可以通过改变掺杂的类型和浓度来调节功函数 与栅氧化层有很好的界面特性 多晶硅栅工艺具有源漏自对准的特点,金属材料的应用,金属材料的用途及要求： 互连材料 电阻率小 易于淀积和刻蚀 好的抗
2、电迁移特性 Al Cu,金属材料的应用,金属材料的用途及要求： 接触材料 良好的金属/半导体接触特性（好的界面性和稳定性，接触电阻小，在半导体材料中的扩散系数小） 后续加工工序中的稳定性； 保证器件不失效 Al 硅化物（PtSi、CoSi）,集成电路对金属化材料特性的要求,基本要求： 1 低阻的欧姆接触，低阻的互连引线 2 抗电迁移性能好 3 附着性好 4 耐腐蚀 5 易淀积和刻蚀 6 易键合 7 互连层绝缘性好，层间不发生互相渗透和扩散，要求有一个扩散阻挡层。,集成电路对金属化材料特性的要求,晶格结构和外延生长的影响 薄膜的晶格结构决定其特性 电学特性 电阻率、TCR、功函数、肖特基势垒高度
3、等 机械特性、热力学特性以及化学特性,铝在集成电路中的应用,Al的优点： 电阻率低 与n+,p +硅或多晶硅能形成低阻的欧姆接触 与硅和BPSG有良好的附着性 易于淀积和刻蚀 故成为最常用互连金属材料,金属铝膜的制备方法（PVD）,真空蒸发法（电子束蒸发） 利用高压加速并聚焦的电子束加热蒸发源使之蒸发淀积在硅片表面 溅射法 射频、磁控溅射 污染小，淀积速率快，均匀性，台阶覆盖性好,Al/Si接触中的现象,铝硅互溶 Al与SiO2的反应,铝硅互溶,铝硅相图 相图表示两种组分与温度的关系 Al-Si系具有低共熔特性 Al-Si系的共熔温度为577，相应的组分配比为Si占11.3%，Al占88.7%
4、 淀积Al时Si衬底的温度不得高于577 插图表示Si在Al中的固熔度 400 时，Si在Al中的固熔度为0.25%（重量比） Al在Si中的溶解度低，Si在Al中的溶解度较高。 故退火时， 有相当可观的Si原子会溶到Al中,Si在Al中的扩散系数 在一定的退火温度下，退火时间为ta时，Si原子的扩散距离为 其中D为扩散系数,铝硅互溶,Al与SiO2的反应,Al与SiO2的反应 4Al+ 3SiO2 3Si+2Al2O3 吃掉Si表面的SiO2 ，降低接触电阻 改善Al引线与下面SiO2 的黏附性,Al/Si接触中的尖楔现象,Al/Si接触中的尖楔现象,Al/Si接触中的尖楔现象,Si溶解与A
5、l中，消耗的Si体积为： 假定Si在接触孔面积A内是均匀消耗的，则消耗掉的Si层的厚度为：,影响尖楔因素,Al-Si界面的氧化层的厚度 薄氧(尖楔较浅） 厚氧(尖楔较深） 衬底晶向 111：横向扩展 、双极集成电路 100：垂直扩展 、pn结短路 、MOS集成电路（尖楔现象严重）,Al/Si接触的改进,Al/Si接触的改进方法： 铝-硅合金金属化引线 铝-掺杂多晶硅双层金属化结构 铝-阻挡层结构,铝-硅合金金属化引线-第1种解决方案,用Al-Si合金代替纯铝作为接触和互连材料。 可消弱尖楔问题，却引起新的问题 硅的分凝问题在较高合金退火温度下溶解在Al中的Si，在冷却过程中又从Al中析出。 未
6、溶解的硅形成一个个硅单晶节瘤 欧姆接触电阻变大，引线键合困难,双层金属化-第2种解决方案,铝-重掺杂多晶硅（P,As） 在淀积铝膜前一般先淀积一层重P（As）掺杂多晶硅 提供溶解于铝中所需的硅原子，从而抑制了尖楔现象 铝-掺杂多晶硅双层金属化结构成功应用于nMOS工艺中。,铝-阻挡层结构-第3种解决方案,可在铝、硅之间淀积一层薄金属层，代替重磷掺杂多晶硅，称该薄金属层为阻挡层。一般用硅化物代替金属，因为硅化物可以和硅表面的氧化层发生反应，从而与硅有很好的附着作用和低的欧姆接触电阻。,电迁移现象,在较高的电流密度作用下，互连引线中的金属原子将会沿着电子运动方向进行迁移，这种现象就是电迁移(EM)
7、。 本质是导体原子与通过该导体的电子流互相作用，对于铝就是铝原子沿着晶粒间界的扩散。 结果： 一个方向形成空洞，使互连引线开路或断开。 另一个方向则由于铝原子的堆积而形成小丘，造成光刻困难以及多层布线之间的短路。,中值失效时间,表征电迁移现象的物理量是互连引线的中值失效时间MTF（Median Time to Failure），即50%互连引线失效的时间。,改进电迁移的方法-第1种方法,结构的选择 采用竹状结构的铝引线，组成多晶硅的晶粒从下而上贯穿引线截面，晶粒间界垂直电流方向，所以晶粒间界的扩散不起作用，铝原子在铝薄膜中的扩散系数和单晶体相似，从而可使MTF值提高二个数量级。,改进电迁移的方
8、法-第2种方法,铝-铜合金和铝-硅-铜合金 Al- Si（ 1%2%）-Cu（4%） 杂质在铝晶粒晶界分凝，可以降低铝原子在铝晶界的扩散系数，从而使MTF提高一个数量级。 缺点: 增大了电阻率 不易刻蚀、易受Cl2腐蚀,改进电迁移的方法-第3种方法,三层夹心结构 可以在两次铝之间增加大约500A厚的过渡金属层。这三层金属通过400退火1小时后，在两层铝之间形成金属间化合物，可以防止空洞穿越整个金属引线，也可以降低铝在晶粒间界的扩散系数，使MTF提高23个数量级。 寻找新的互连金属材料-第4种方法,铜及低K介质,互连引线的延迟时间常数 低电阻率材料（Cu） 低K介质材料,以Cu作为互连材料的工艺
9、流程,0.18um以下的工艺所需 双大马士革（Dual-Damascence)工艺 工艺流程 互连+通孔同时淀积，CMP时仅需对互连材料进行 优点：工艺简化，成本降低,返回,低K介质材料和淀积技术,低 K介质材料 介电常数比SiO2 低的介质材料，一般小于3.5 降低寄生C，提高速度,大规模集成电路与多层互连,集成电路技术按摩尔定律发展，器件特征尺寸减小，集成度不断提高。 互连线所占面积成为决定芯片面积的主要因素 互连线延迟可以与器件门延迟相比较 互连系统已经成为限制集成电路技术进一步发展的重要因素，单层金属互连无法满足需求，必须使用多层金属互连技术。,多层金属互连技术对VLSI的意义,可以使
10、VLSI的集成密度大大增加，从而进一步提高集成度。 互连是器件之间的互连 可以降低互连线导致的延迟时间 可以在更小的芯片面积上实现相同的电路功能 互连线每增加一层，需要增加两块掩膜版,多层互连的工艺流程,平坦化,（a）无平坦化 （b）经部分平坦化后的介电层外观（CVD SiO2后回刻） （c）具备局部平坦度的介电层 （使用牺牲层技术） （d）具备全面性平坦度的介电层 （CMP）,平坦化,CMP（IBM，1980）,CMP,CMP,工艺过程 硅片被压在研磨盘上，硅片与研磨盘之间有一层研磨剂，硅片与研磨盘都以一定速率转动，利用研磨剂提供的化学反应和硅片在研磨盘上承受的机械研磨，把硅片表面突出的部分
11、除去，最终实现平坦化。 问题: 终点探测（需要使用中止层） 研磨产物的清洗,改善台阶覆盖性的办法,保形覆盖的原因是反应物在吸附、反应时有显著的表面迁移，决定吸附原子迁移率的因素 吸附原子的种类、能量 衬底温度 离子对吸附原子的轰击 反应室的类型和淀积环境 BPSG回流,真空蒸发，采用行星旋转式真空淀积装置，通过蒸发源和衬底相对方向的连续改变，有效地消除蒸发死角，从而增加薄膜的均匀度。 CMP工艺,改善台阶覆盖性的办法,接触与互连的现状与发展,现状 互连线密度大（占到芯片总面积的7080%） 连线的宽度窄（电阻增大，电流密度增加） Al的问题 电迁移严重、电阻率偏高、浅结穿透等 Cu工艺问题 电
12、镀或化学镀的方法（与CMOS工艺的兼容性不很好） PVD（生成的空洞多，抗电迁移性能差） CVD（可靠性不好） 缺乏刻蚀工艺 低介电系数介质材料 多孔电介质材料极脆，给集成工艺带来很大挑战。,后部工序,主要流程 划片；装片；焊引线；封装；成品测试；打印包装 1. 划片用激光束、金刚刀、金刚砂轮,装片就是把芯片装配到管壳底座或框架上去。 常用的方法有树脂粘结，共晶焊接，铅锡合金焊接等。,装片,框架,银浆,芯片,将芯片装到框架上,(用银浆粘接),引脚,2. 装（粘）片,为了使芯片能与外界传送及接收信号，就必须在芯片的接触电极与框架的引脚之间，一个一个对应地用键合线连接起来。这个过程叫键合。,框架内引脚,芯片接处电极,键合引线,3.焊引线,4. 封装 陶瓷、塑料封装 5. 性能测试 电性能测试 6. 打印包装 打印型号商标, 厂家 包装MOS电路需要屏蔽导电塑料,集成电路可靠性,影响集成电路可靠性的因素 连线及焊接缺陷 寄生效应（CMOS中Latch-up 效应） 台阶开路（电迁徙) 氧化物击穿 阈值电压波动,
