ic测试原理和设备教程

《ic测试原理和设备教程》由会员分享，可在线阅读，更多相关《ic测试原理和设备教程（105页珍藏版）》请在金锄头文库上搜索。

1、第 1 章 认识半导体和测试设备 更多 1947 年，第一只晶体管的诞生标志着半导体工业的开始，从那时起，半导体生产和制造技 术变得越来越重要. 第 1 节 晶圆、晶片和封装 第 3 节 半导体技术 第 5 节 测试系统的种类 第 7 节 探针卡（ProbeCard） 第 2 节 自动测试设备 第 4 节 数字和模拟电路 第 6 节 测试负载板（LoadBoard）. 第 2 章 半导体测试基础 更多 半导体测试程序的目的是控制测试系统硬件以一定的方式保证被测器件达到或超越它的那 些被具体定义在器件规格书里的设计指标. 第 1 节 基础术语 第 3 节 测试系统 第 5 节 管脚电路 第 2

2、节 正确的测试方法 第 4 节 PMU 第 6 节 测试开发基本规则 第 3 章 基于 PMU 的开短路测试 更多 Open-Short Test 也称为 Continuity Test 或 Contact Test，用以确认在器件测试时所有的信号引 脚都与测试系统相应的通道在电性能上完成了连接， 并且没有信号引脚与其他信号引脚、 电 源或地发生短路. 第 1 节 测试目的 第 2 节 测试方法 第 4 章 DC 参数测试 更多 测试程序流程中的各个测试项之间的关系对 DC 测试来说是重要的， 很多 DC 测试要求前提 条件. 第 1 节 基本术语 第 3 节 VOL/IOL 第 5 节 St

3、atic IDD 第 7 节 IIL / IIH 第 11 节 High Impedance Curren. 第 2 节 VOH/IOH 第 4 节 Gross IDD 第 6 节 IDDQ PERIOD = 150E-9 * SCALE; CLKDLY = 0E-9; CLKWIDTH = 50E-9 * SCALE; OE_DLY = 10E-9 * SCALE; OE_WIDTH = 60E-9 * SCALE; CS_DLY = 5E-9 * SCALE; CS_WIDTH = 30E-9 * SCALE; COLDLY = 15E-9 * SCALE; COLWIDTH = 40E-

4、9 * SCALE; DATADLY = 7E-9; DATAWIDTH =25E-9 * SCALE; READDLY = 10E-9 * SCALE; READWIDTH = PERIOD /2; OUT_VALID1 = PERIOD * 0.75; STROBEWINDOW1 = 10E-9; OUT_VALID2 = PERIOD * 0.85; STROBEWINDOW2 = 10E-9; 第 8 节 Functionally Testing a Device 功能测试 首先我们需要对一个基础的功能测试所涉及的器件规格、 测试系统硬件和测试程序之间的关 系做一个整体的了解，这里拿一

5、款简单的器件时钟控制反向器为例，来说说相关内容。 钟控反相器有两个输入端：时钟输入（CLK）和数据输入（DATAIN） ；一个输出端：反向 信号输出（DATAOUT） 。它有如下功能特征： 1 时钟是数据由输入到输出经过器件进行传输的同步控制信号； 2 输入数据在时钟的上升沿由器件读入； 3 输出数据在时钟的下降沿由器件输出； 4 数据传输仅在时钟有效时进行； 5 输出数据与输入数据逻辑相反。 器件规格 总的说来，规格书给出了器件需要满足的最差情况，测试工程师会根据它去建立测试计划 （Test Plan） 、选择合适的测试系统，并在测试系统上实现其测试。下面的数据是测试钟控 反相器需要控制的电

6、平及时序参数： VDD=5.0V VIH=2.0V VIL=0.8V VOH=2.4V VOL=0.4V 工作频率=10MHz，时钟占空比 50% 输入数据建立时间=15nS 输入数据保持时间=5nS 输出传输最大延时=8nS 图 5-9钟控反向器 测试所需 1 测试硬件及设备测试板（Loadboard） 、测试座（Socket） 、相关阻容元件； 2 器件电源，VDD 和 Ground； 3 输入电平，VIL（逻辑 0）和 VIH（逻辑 1） ； 4 输出参考电平，VOL（逻辑 0）和 VOH（逻辑 1） ； 5 信号时序和格式配置，包括输入信号的生成和输出信号的比较； 6 测试向量。 测试

7、资源规划 测试系统内的资源有很多， 我们要针对测试所需选取并配置相关的资源， 实现性价比高的测 试开发。 首先肯定是 DPS 单元，我们需要它对器件供电。这里 VDD 为 5V，通过一路 DPS 提供 5V 电压即可；Ground 已经由测试板和测试机的 Ground 连接。 接着是输入电平，它们由 RVS 单元提供，VIL 设定为 0.8V，VIH 设定为 2.0V。 输出比较的参考电平也是由 RVS 单元提供，这里 VOL 设定为 0.4V，VOH 设定为 2.4V。 测试系统的时序单元会给定输入信号的信号周期、 信号格式及输出信号的比较沿位置。 对于 时钟信号，规格书给出的是 10MHz

8、，则时钟周期为 100nS；占空比要求是 50%，即一个周 期内时钟信号一半为高一半为低，这里我们将上升沿设定在 25nS，下降沿设定在 75nS；信 号格式我们选用 RZ 格式。 DATAIN 的时序则需要参考时钟信号。 它的建立时间是 15nS， 即在时钟的上升沿之前 15nS， 它的状态必须是有效的；保持时间是 5nS，即上升沿只有的 5nS 它必须保持相同的状态。这 样我们就知道周期内数据信号的脉宽最少是 20nS。 为了能正确地验证建立时间和保持时间， 我们选用 SBC 格式作为 DATAIN 的信号格式。 最后一步是确定输出信号的相关时序。规格书给出的信号传输延迟为 8nS，加上时

9、钟的下降 沿在 75nS，则我们可以确定输出信号比较沿的位置：75nS+8nS=83nS，测试系统在此位置 上对输出采样并将电平值与 VOL/VOH 相比较，判断状态为 L、M 还是 H，再与 pattern 中 的期望值比较以判断此周期的输出正确与否。 当然还需要的资源是向量存储器，pattern 存储其中并由测试系统在功能测试器件运行。 测试向量 功能测试必须有测试向量，也就是反映器件真值表的图形化文件，这在之前已经有过介绍， 这里只说说此例的 pattern.如表 5-1，钟控反向器的向量文件包含七种向量字符，每个字符都 代表一个周期数据状态，它们与时序、电平和格式等信息共同构成相关信号

10、的波形，如图 5-10。 表 5-1. Test Vectors for Clocked Inverter 向量字符说明: 1 : Drive input high (to logic 1) 0 : Drive input low (to logic 0) H : Compare output to a high L : Compare output to a low P : Drive input with a positive clock pulse 测试条件说明 图 5-10 显示的是运行功能测试期间钟控反向器各信号的时序图， 我们可以看到由信号时序、 信号格式及信号电平组合而成的七个周

11、期的向量数据，这和之前规格书中定义的情形一致。 测试周期设定为 100nS；时钟信号则是 RZ 信号格式，占空比为 50%；DATAIN 采用 SBC 格 式，设置了正确的建立时间和保持时间；输入和输出的电平值也按照规格书进行了设定。 图 5-10.功能测试的测试条件 总功能测试条件 实施总功能测试通常是有用的， 它的目的是在不动用精确参数设置的情况下基本判断器件是 活的还是死翘翘的，就像军医抢救伤员时先用手探探鼻息摸摸心跳，而非直接 将伤员抬进手术台用仪器去探测各种血压、脉搏等生命体征。总功能测试能最快地检测 出半导体内部的物理损伤或制程中的错误。 图 5-11 的波形显示的是总功能测试用到

12、的时序及电平条件。输入和输出电平较功能测试条 件有所改变（放宽） ，这使得器件更容易正确运行其功能；测试速度由原来的 100nS 放宽至 500nS； DATAIN 信号则改为在每个周期的开始启动的 NRZ 格式，放弃了对建立和保持时 间的测试；输出传输延迟也适当增加使输出有更多时间去改变状态并稳定。 如果器件在图 5-10 的测试条件下失效（fail）而在图 5-11 的测试条件下重新测试并通过 （pass） ，则之前的失效不是由硅缺陷引起。这时每个具体的参数则需要单独测试以找出失 效的真正原因。 总功能测试条件常被用于测试向量的调试阶段， 它可以在排除其他因素干扰 的情况下轻易判断测试向量

13、是否正确。 图 5-11.总功能测试的测试条件 测试程序实例 下面我们就来看一段钟控反向器在脱机（non-Tester）模式下的功能测试程序代码： Begin Program; /* define pin functions */ Connect DPS1 pin 4; Connect GND pin 5; /* ground is hard wired */ Data_in input pin 1; Clock input pin 2; Data_out output pin 3; /* set voltage levels */ Set DPS1 5V;Set VIL 0.8V; Set

14、VIH 2.0V;Set VOL 0.4V; Set VOH 2.4V; /* set timings */ Set Test Period 100nsec; Set Clock start_edge 25nsec; Set Clock stop_edge 75nsec; Set Clock format RZ; Set Data_in start_edge 10nsec; Set Data_in stop_edge 30nsec; Set Data_in format SBC; Set Data_out start_strobe 83nsec; Set Data_out stop_strob

15、e 93nsec; /* load the test vector file into vector memory */ At Vector Location 0; Load Pattern (test_vectors); Start Pattern 0; Stop Pattern 6; Execute Test_pattern; /* this runs the test */ /* Turn off voltage levels */ Set VIL 0.0V; Set VIH 0.0V; Set VOL 0.0V; Set VOH 0.0V; Set DPS1 0.0V; End Pro

16、gram; 第 9 节 标准功能测试 标准功能测试 尽管每款独特的电路设计要求的功能测试条件都不一样， 但很多时候我们还是能找到他们的 相同之处，比如一些可以通过功能测试去验证的参数，我们就可以总结出一些标准的方法。 开短路测试功能测试法 使用功能测试法进行开短路测试比之前介绍的 DC 测试法更快，成本也更低。 图 5-12.O/S 的功能测试法（VDD Diode） 首先需要准备好测试时序，例如测试周期定义为 1uS，输出采样使用窗口（Window） ，设定 在 900nS 处，窗口宽度为 10nS，具体时序参见图 5-13。 图 5-13.O/S Functional Timing 所有的信号管脚需要预置为0 ，这可以通过定义所有管脚为输入并由测试机施加 VIL 来 实现；所有的电源管脚，VDD 和 VSS，都连接到地（Ground） ；动态