《计算机组成原理微程序设计》由会员分享，可在线阅读，更多相关《计算机组成原理微程序设计（8页珍藏版）》请在金锄头文库上搜索。
1、1. 已知某机采用微程序控制方式，其存储器容量为 51248（位） ，微程序在整个控制存储器中实现转移，可控制微程序的条件共 4 个，微指令采用水平型格式，后继微指令地址采用断定方式，如图所示：操作控制 顺序控制 （1） 微指令中的三个字段分别应多少位？（2） 画出对应这种微指令格式的微程序控制器逻辑框图。解：（1）假设判别测试字段中每一位为一个判别标志，那么由于有 4 个转移条件，故该字段为 4 位， （如采用字段译码只需 2 位） ，下地址字段为 9 位，因为控制容量为 512单元，微命令字段是（ 48 4 - 9 ）= 35 位。（2）对应上述微指令格式的微程序控制器逻辑框图 B1.2
2、如下：其中微地址寄存器对应下地址字段，P 字段即为判别测试字段，控制字段即为微命令子段，后两部分组成微指令寄存器。地址转移逻辑的输入是指令寄存器 OP 码，各状态条件以及判别测试字段所给的判别标志（某一位为 1） ，其输出修改微地址寄存器的适当位数，从而实现微程序的分支转移。 图 B1.22某计算机有 8 条微指令 I1I8，每条微指令所包含的微命令控制信号见下表， aj 分别对应 10 种不同性质的微命令信号。假设一条微指令的控制字段仅限 8 位，请安排微指令的控制字段格式。微命令字段 判别测试字段 下地址字段 a*(b,c,d,e,f,g,h,j) b*(c,d,e,h) c*(d,e,g
3、,h) d*(e,f,g,h) e*(g,i) f*(g) g*(i) h*(j)解：为了压缩指令字的长度，必须设法把一个微指令周期中的互斥性微命令信号组合在一个小组中，进行分组译码。经分析， （e ,f ,h）和（b, i, j）可分别组成两个小组或两个字段，然后进行译码，可得六个微命令信号，剩下的 a, c, d, g 四个微命令信号可进行直接控制，其整个控制字段组成如下：01 e 01 b直接控制 10 f 10ia c d g 11 h 11j4 位 2 位 2 位 3运算器结构如图 B5.2 所示， R1 ，R 2，R 3 是三个寄存器，A 和 B 是两个三选一的多路开关，通路的选择
4、由 AS0 ,AS1 和 BS0 ，BS 1 端控制，例如 BS0BS1 = 11 时，选择 R3 ，BS 0BS1 = 01 时，选择 R1，ALU 是算术 / 逻辑单元。 S1S2 为它的两个操作控制端。其功能如下：图 B5.2S1S2 = 00 时，ALU 输出 = A S1S2 = 01 时，ALU 输出 = A + B S1S2 = 10 时，ALU 输出 = A BS1S2 = 11 时，ALU 输出 = AB 请设计控制运算器通路的微指令格式。解：采用水平微指令格式，且直接控制方式，顺序控制字段假设 4 位，其中一位判别测试位：2 位 2 位 2 位 3 位 1 位 3 位 直接
5、控制 -顺序控制-当 P = 0 时，直接用 AR 1AR 3 形成下一个微地址。当 P = 1 时，对 AR 3 进行修改后形成下一个微地址。4某机运算器框图如图 B7.1 所示，其中 ALU 由通用函数发生器组成，M 1M3 为多路开关，采用微程序控制，若用微指令对该运算器要求的所有控制信号进行微指令编码的格式设计，列出各控制字段的编码表。图 B7.1解：当 24 个控制信号全部用微指令产生时，可采用字段译码法进行编码控制，采用的微指令格式如下（其中目地操作数字段与打入信号段可结合并公用，后者加上节拍脉冲控制即可） 。3 位 3 位 5 位 3 位 2 位 X目的操作数 源操作数 运算操作
6、 直接控制 判别 下地址字段编码表如下：AS0 AS1 S1 S2 BS0 BS1 LDR1，LDR 2 ，LDR 3 P AR1，AR 2，AR 3 5 图 B8.2 给出了微程序控制的部分微指令序列，图中每一框代表一条微指令。分支点 a由指令寄存器 IR5 ，I R6 两位决定，分支点 b 由条件码标志 c 决定。现采用断定方式实现微程序的程序控制，已知微地址寄存器长度为 8 位，要求：（1）设计实现该微指令序列的微指令字顺序控制字段的格式。（2）画出微地址转移逻辑图。图 B8.2解：（1）已知微地址寄存器长度为 8 位，故推知控存容量为 256 单元。所给条件中微程序有两处分支转移。如不
7、考虑他分支转移，则需要判别测试位 P1 ，P 2（直接控制） ，故顺序控制字段共 10 位，其格式如下,A I 表示微地址寄存器：P1 P2 A1,A2 A8 （2）转移逻辑表达式如下：A8 = P1IR6TIA7 = P1IR5TIA6 = P2C0TI其中 TI为节拍脉冲信号。在 P1条件下，当 IR6 = 1 时，T I 脉冲到来时微地址寄存器的第 8 位 A8将置“1” ，从而将该位由“0”修改为“1” 。如果 IR6 = 0，则 A8的“0”状态保持不变，A 7，A 6 的修改也类似。根据转移逻辑表达式，很容易画出转移逻辑电路图，可用触发器强制端实现。6假设某计算机的运算器框图如图
8、B13.1 所示，其中 ALU 为 16 位的加法器（高电平工作），S A 、S B 为 16 位锁存器，4 个通用寄存器由 D 触发器组成， O 端输出，其读写控制如下表所示：读控制 R0 RA0 RA1 选择判别字段 下地址字段111100011x0101xR0R1R2R3不读出写控制W WA0 WA1 选择111100011x0101xR0R1R2R3不写入要求：（1）设计微指令格式。（2）画出 ADD，SUB 两条微指令程序流程图（不编码） 。解：（1）微指令格式如下：各字段意义如下：F1读 ROR3 的选择控制。F2写 ROR3 的选择控制。F3打入 SA 的控制信号。F4打入 SB
9、 的控制信号。F5打开非反向三态门的控制信号。LDALU。F6打开反向三态门的控制信号。LDALU ，并使加法器最低位加1F7清锁存器 SB 位零的 RESET 信号。F8 一段微程序结束，转入取机器指令的控制信号。R 寄存器读命令W寄存器写命令 (2) ADD，SUB 两条微指令程序流程图如图 B13.2 所示 图 B13.27 已知 MOV，ADD，COM，ADT 四条指令微程序流图，已知 P（1）的条件是指令寄存器 OP 字段，即 IR0，IR1，P（2）的条件码是进位寄存器 CJ，请设计画出微程序控制器地址转移逻辑图。解：从流程图看出，P（1）处微程序出现四个分支，对应四个微地址。为此
10、用 OP 码修改微地址寄存器的最后两个触发器即可。在 P（2）处微程序出现 2 路分支，对应两个微地址，此时的测试条件是进位触发器 Cj 的状态。为此用 Cj 修改 A2 即可。转移逻辑表达式如下：A 0=P1T4IR0,A 1=P1T4IR1, A 2=P2T4Cj。由此可画出微地址转移逻辑。如图B16.2 所示。9 某计算机的数据通路如图 B19.1 所示，其中 M主存， MBR主存数据寄存器， MAR主存地址寄存器， R0-R3通用寄存器， IR指令寄存器， PC程序计数器（具有自增能力） ， C、D-暂存器， ALU算术逻辑单元（此处做加法器看待） ， 移位器左移、右移、直通传送。所有双向箭头表示信息可以双向传送。请按数据通路图画出“ADD（R1） ， （R2 ）+”指令的指令周期流程图。该指令的含义是两个数进行求和操作。其中源操作地址在寄存器 R1 中，目的操作数寻址方式为自增型寄存器间接寻址（先取地址后加 1） 。图 B19.1解：“ADD （R1） ， （R2）+”指令是 SS 型指令，两个操作数均在主存中。其中源操作数地址在 R1 中，所以是 R1 间接寻址。目的操作数地址在 R2 中，由 R2 间接寻址，但 R2 的内容在取出操作数以后要加 1 进行修改。指令周期流程图如下：M IR 0000 送 指 令 地 址 图 B19。3
