《【2017年整理】实验一 寄存器实验》由会员分享，可在线阅读，更多相关《【2017年整理】实验一 寄存器实验（4页珍藏版）》请在金锄头文库上搜索。
1、 寄存器实验计科0903 童燕翔 20093102003331、 实验要求1、熟悉和掌握MAX+plusII设计软件，学会利用该软件设计逻辑图，并通过该软件编译，以确保所设计的逻辑图不出现逻辑错误。能通过模拟仿真创建波形文件和编辑波形文件。2、利用CP226 实验仪上的 K16.K23 开关做为DBUS 的数据，其它开关做为控制信号，将数据写入寄存器中。2、 实验目的了解模型机中累加器A的结构、工作原理及其控制方法。利用Max+plus II中的芯片设计寄存器，并设计输入信号，分析所产生的输出波形，从而更加了解累加器A。3、 实验器材及设备计算机组成原理课本，基于EDA平台的实践教程，装有MA
2、X+plus II软件的计算机，模型机的说明书。4、 实验方案根据寄存器设计的原理，在 MAX+plusII设计软件中利用 74374 芯片以及相关的与或门设计一个的寄存器。5、 实验原理1、寄存器的作用是用于保存数据的，因为我们的模型机是8 位的，因此在本模型机中大部寄存器是 8 位的。MAX+plusII 设计软件中我们也采用 8位寄存器以贴近模型机。2、74374 芯片逻辑图如下，其中 D1-D8 表示输入信号，Q1-Q8 为输出信号，OEN 为使能控制端，CLK 为脉冲信号输入端，通过模拟仿真可观测相应输入信号的输出波形。3、当 OEN 端接低电平，CLK 端接输入脉冲信号以及选通信号
3、后，可在D1-D7 端设计输入信号波形。4、当 CLK 由低电平变为高电平时，产生一个上升沿，D1-D7 端的数据在CLK 上升沿打入到 8 个触发器中（即寄存器）。OEN 为高电平时，即使CLK 有上升沿，寄存器的数据也不会改变。6、 实验步骤1、在草稿纸上先设计寄存器的逻辑电路图。2、按程序-MAX+plus II10.0 BASELINE,双击击打开软件，新建一个项目（File-Project-Name） ，命名后再新建一个图形编辑文件，即可出现电路设计编辑窗口。3、在双击空白页面，选取实验中所要用到的芯片和元件：74374 芯片（1片） ，或门（1 个） ，输入及输出等。4、将芯片以及
4、或门按照逻辑图进行连接，并注意对 Input 和 Output 进行命名。5、连线、命名完毕后，使用 MAX+plus II 中的 Compiler 进行逻辑图的连接检查，查看是否有逻辑连线上的错误，逻辑图如下图所示：6、逻辑图连线检查通过后，新建一个波形文件，将逻辑设计图中的所有输入/输出引脚导入波形图中。7、设计输入端 DUBS8.1，脉冲信号端 CK，选通信号端 OEN 的波形，设计好以后，选择 Simulator 选项，设置开始时间为 0.0ns，结束时间为140.0ns，选择 Start，模拟器开始模拟当前项目，模拟结束，得到如下图所示的输出波形。7、 实验结果分析1、在 10.0n
5、s 至 30.0ns 时，使能控制端 OEN 为高电平，触发器的输出被关闭。虽然 CK 有上升沿，数据也不会写入寄存器，由上图的输出波形可验证其正确性。2、在 40.0ns 至 50.0ns 时，OEN 为低电平，根据实验原理，若此时 CK 有上升沿，数据将会被写入寄存器，而图中在 40.0ns 至 50.0ns 时，CK 没有上升沿，所以触发器数据保持不变，输出如图可证。3、O8.1输出端的波形产生改变的时间晚于 CK 及 OEN 信号的有效时间的分析：CK 信号在进入 74374 芯片以前首先通过了一个或门，由此可推断可能是由于或门产生了一个时间延迟，导致8.1的输出波形改变晚于 CK 信号。8、实验小结寄存器实验的主要难处是运用 MAX+plus II 软件设计模型机上寄存器的逻辑图，并通过模拟仿真显示寄存器工作时候的波形图。首先是对 MAX+plus II 软件的熟悉和掌握花了我很多时间和精力，可能是刚接触这个软件和希望快速了解运用它。导致很多细节方面都没有掌握，在实验运用时漏洞百出。还有就是对编译的不熟悉，以至于浪费很多时间在摸索上。还有就是实验指导上的芯片在软件上找不到，很是着急，最后没有办法，问同学才解决了。讨论和交流对实验的完成很重要，在弄不懂的情况下，自己找资料或是看书效率很慢，找一些基础知识比较好的同学询问一下，然后自己在领悟效率会更高。
