《【2017年整理】实验六 计数器及其应用》由会员分享，可在线阅读，更多相关《【2017年整理】实验六 计数器及其应用（9页珍藏版）》请在金锄头文库上搜索。
1、实验六 计数器及其应用 一、 实验目的1 学习集成触发器构成计数器的方法；2 掌握中规模集成计数器的使用方法及功能测试方法；3 用集成电路计数器构成 1N 分频器。二、实验预习要求1 复习计数器电路工作原理；2 预习中规模集成电路计数器 74LS192的逻辑功能及使用方法；3 复习实现任意进制计数的方法。三、实验原理计数器是典型的时序逻辑电路，它用来累计和记忆输入脉冲的个数。计数是数字系统中很重要的基本操作，集成计数器是最广泛应用的逻辑部件之一。计数器种类较多，按构成计数器中的多触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器；根据计数制的不同，分为二进制计数器、十进制计数器和任意进
2、制计数器；根据计数的增减趋势，又分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器等。图实验 6.1四位二进制异步加法计数器1. 用 D触发器构成异步二进制加/减计数器。如图实验 6.1所示，用四个 D触发器构成四位二进制异步加法计数器，其连接特点是将 D触发器接成 T触发器，再由低位触发器的 端和高一位的 CP端相连。Q如果将上图中的 Q端与高一位的 CP端相连，即可构成四位二进制异步减法计数器。2. 计数器级联使用及任意进制计数器的实现（1）任意进制的实现 图实验 6.2所示利用 74LS192采用复位法构成五进制计数器。图实验 6.3所示利用 74LS161采用置位法构成十进制
3、计数器。图实验 6.2 复位法构成五进制计数器 图实验 6.3 置位法构成十进制计数器（2） 一个十进制计数器只能表示 09，要扩大计数范围，常常用多个十进制计数器级联使用。74LS192 设有进位（或借位）输出端，因此可用其进位（或借位）输出信号驱动下一级计数器。如图实验 6.4所示。图实验 6.4 计数器扩展四、实验仪器设备1. TPEAD数字电路实验箱 1 台2. 双时钟同步加/减计数器 74LS192 2片3. 四位同步二进制加法计数器 74LS161 1片4. 双 D触发器 74LS74 2片5. 四两输入集成与非门 74LS00 1 片五、实验内容及方法1. 用 74LS74 D触
4、发器构成四位二进制异步加法计数器。（1）按图实验 6.1连接， 接至逻辑开关输出插孔，将 CP端接单次脉冲源，输出DR端 Q3、Q 2、Q 1、Q 0接逻辑电平显示插孔， 接高电平+5V。DS（2）清零后，逐个送入单次脉冲，观察并记录 Q3、Q 2、Q 1、Q 0状态。 （3）将单次脉冲改为 1Hz的连续脉冲，观察 Q3、Q 2、Q 1、Q 0的状态。（4）将图实验 6.1改成减法计数器，重复上述步骤，并列表记录输出状态。2. 74LS192逻辑功能测试将 74LS192的 CP接单脉冲源，清零端（CR=1）、置数端 =0、数据输入端（D 3D 0）分别接逻辑开关，输出端（Q 3Q 0）接逻辑
5、电平显示插孔； 和 接逻辑电平显示插孔或译码显示输入的相应插孔。按表 6.1逐项测试，检查是否相符。（1）清零（CR）当 CR=1，其它输入端状态为任意态，此时 Q3Q2Q1Q0=0000。之后，置 CR=0，清零结束。（2）置数当 CR=0，CP u、CP D任意，D 3D2D1D0任给一组数据， = 0 时，输出 Q3 、Q 2、Q 1、Q 0与 D3、D 2、D 1、D 0数据相同，此时 74LS192处于置数状态。（3）加法计数CR=0， LD CP D1，CP u接单次脉冲源。在清零后送入 9个单次脉冲，观察输出状态变化是否发生在 CPu的上升沿。（4）减计数CR=0，LD CP u
6、1，CP D接单次脉冲源。参照（3）进行实验。3任意进制的实现按图实验 6.2连接电路，构成 5进制计数器。按图实验 6.3连接电路，构成十进制计数器。按图实验 6.4连接电路，实现 0099 加法计数，输入 1Hz连续计数脉冲，并记录之。六、实验报告1. 画出实验线路图，记录整理实验现象及实验所得的有关波形，对实验结果进行分析。（一） 用 74LS74 D触发器构成四位二进制异步加法/减法计数器。四位二进制异步加法计数器D 触发器构成四位二进制异步加法计数器实验线路图步骤（2）和步骤（3）中 Q3、Q 2、Q 1、Q 0状态变化相同，即都是在脉冲的作用下从 00001111循环，数据记录如下
7、：输出状态CP接单脉冲，输入脉冲数（清零后，送入单次脉冲）CP接 1HZ的连续脉冲（假设初始状态为 0000） Q3 Q2 Q1 Q00 0 0 0 01 0 0 0 12 0 0 1 03 0 0 1 14 0 1 0 05 0 1 0 16 0 1 1 07 0 1 1 18 1 0 0 09 1 0 0 110 1 0 1 011 1 0 1 112 1 1 0 013 1 1 0 114 1 1 1 015 1 1 1 1实验现象及结果分析CP接单脉冲时，清零后，Q 3、Q 2、Q 1、Q 0的状态变为 0000（四个灯都不亮），当逐个送入单次脉冲后，Q 3、Q 2、Q 1、Q 0状态
8、，即其所对应的电平指示灯变化情况满足从初始状态 0000开始，依次变化为 0001-0010-0011-0100-0101-0110-0111-1000-1001-1010-1011-1100-1101-1110-1111，共十六个状态，当输入脉冲的个数达到使四个灯全亮即 Q3Q2Q1Q0=1111后，再继续送入单脉冲，Q 3Q2Q1Q0=0000，此时又会从 0000开始循环计数，即实现了加法计数器功能。其中低电平 0代表灯不亮，高电平 1代表灯亮。CP接 1Hz的连续脉冲时，不需要人为逐个送入单次脉冲，假设 Q3、Q 2、Q 1、Q 0初始状态为 0000（都不亮），随着连续脉冲的变化，Q
9、 3、Q 2、Q 1、Q 0状态变化跟逐个送入单次脉冲时的状态变化相同，即从 0000-1111-0000,往复循环，实现加法计数功能。结果分析：当 CR=1时，实现清零功能，此时 Q3Q2Q1Q0=0000；当 CR=0时，随着送入的单次脉冲或连续脉冲的变化，此电路实现模 16加法计数功能，即从 0000-1111。四位二进制减法计数器 D触发器构成四位二进制异步减法计数器实验线路图只需将上图的加法计数器中的 Q端与高一位的 CP端相连，即可构成四位二进制异步减法计数器。步骤（2）和步骤（3）中 Q3、Q 2、Q 1、Q 0状态变化相同，即都是在脉冲的作用下从00001111循环，数据记录如
10、下：输出状态CP接单脉冲，输入脉冲数（清零后，送入单次脉冲）CP接 1HZ的连续脉冲（假设初始状态为 0000） Q3 Q2 Q1 Q00 0 0 0 01 1 1 1 12 1 1 1 03 1 1 0 14 1 1 0 05 1 0 1 16 1 0 1 07 1 0 0 18 1 0 0 09 0 1 1 110 0 1 1 011 0 1 0 112 0 1 0 013 0 0 1 114 0 0 1 015 0 0 0 1 实验现象及结果分析CP接单脉冲时，清零后，Q 3、Q 2、Q 1、Q 0的状态变为 0000（四个灯都不亮），当逐个送入单次脉冲后，Q 3、Q 2、Q 1、Q 0
11、状态，即其所对应的电平指示灯变化情况满足从初始状态 0000开始，依次变化为 1111-1110-1101-1100-1011-1010-1001-1000-0111-0110-0101-0100-0011-0010-0001，共十六个状态，当输入脉冲的个数达到使四个灯全不亮即 Q3Q2Q1Q0=0000后，再继续送入单脉冲，Q 3Q2Q1Q0=1111，此时又会从1111开始循环减数，即实现了减法计数器功能。其中低电平 0代表灯不亮，高电平 1代表灯亮。CP接 1Hz的连续脉冲时，不需要人为逐个送入单次脉冲，假设 Q3、Q 2、Q 1、Q 0初始状态为 0000（都不亮），随着连续脉冲的变化
12、，Q 3、Q 2、Q 1、Q 0状态变化跟逐个送入单次脉冲时的状态变化相同，即 Q3Q2Q1Q0状态从 0000变化到 1111后进行 1111-0000的减法计数,往复循环，实现减法计数功能。结果分析：当 CR=1时，实现清零功能，此时 Q3Q2Q1Q0=0000；当 CR=0时，随着送入的单次脉冲或连续脉冲的变化，此电路实现模 16减法计数功能，即从 1111-0000。（二）74LS192 逻辑功能测试 逻辑功能测试实验线路图CP接单脉冲源，清零端（CR=1）、置数端 =0、数据输入端（D 3D 0）分别接逻辑开关，输出端（Q 3Q 0）接逻辑电平显示插孔； 和 接逻辑电平显示插孔或译码
13、显示输入的相应插孔 74LS192 逻辑功能表输入 输出CR CPU CPD D3 D2 D1 D0 Q3 Q2 Q1 Q01 * * * * * * * 0 0 0 00 0 * * a b c d a b c d0 1 1 * * * * 加法计数器0 1 1 * * * * 减法计数器实验现象及结果分析（1）清零（CR）当 CR=1，其它输入端状态为任意态，此时 Q3Q2Q1Q0=0000，对应四个电平指示灯全不亮。之后，置 CR=0，清零结束。（2）置数当 CR=0，CP u、CP D任意，D 3D2D1D0任给一组数据， = 0 时，输出 Q3 、Q 2、Q 1、Q 0对应的电平指示
14、灯变化情况与 D3、D 2、D 1、D 0的变化情况相同，即输出 Q3 、Q 2、Q 1、Q 0与 D3、D 2、D 1、D 0数据相同，此时 74LS192处于置数状态。（3）加法计数在清零后送入 9个单次脉冲，会发现 Q3Q2Q1Q0的状态从初始状态 0000先变成 0001后依次变化到 1001，实现了加法计数，且状态变化均发生在每个脉冲的上升沿。（4）减计数在清零后送入 9个单次脉冲，会发现 Q3Q2Q1Q0的状态从初始状态 0000先变成 1001后依次变化到 0001，实现了减法计数，且状态变化均发生在每个脉冲的上升沿。结果分析：当 CR=1时，不管输入 D3D2D1D0为何值，实
15、现清零功能，此时输出为0000；当 CR=0时，随着输入脉冲变化，若 LDCP D1 且脉冲为上升沿，则实现加法计数功能；若 LD CP u1 且脉冲为上升沿，则实现减法计数功能。（三）任意进制的实现五进制计数器 实验电路图 实验现象及结果分析Q3Q2Q1Q0的初始状态为四个灯都不亮，即 Q3Q2Q1Q0=0000，随着输入脉冲变化，Q3Q2Q1Q0的状态依次变化为 0001-0010-0011-0100-0101，当 Q3Q2Q1Q0=0101时，经与非门和非门使 CR=1，实现清零功能，使计数器回到 0000状态，再继续输入脉冲，又会再次循环进行加法计数，即此电路实现了五进制计数器功能。十进制计数器 实验电路图 实验现象及结果分析Q3Q2Q1Q0的初始状态为四个灯都不亮，即 Q3Q2Q1Q0=0000，随着输入脉冲变化，Q3Q2Q1Q0的状态依次变化为 0001-0010-0011-0100-0101-0110-0111-1000-1001，当 Q3Q2Q1Q0=1001时，经与非门使 =0，实现置数功能，使计数器回到 0000状态，再继续输入脉冲，又会再次循环进行加法计数，即此电路实现了十进制计数器功能。0099加法计数 实验电路图 实验现象及结果分析由实验可以知道，当个位计数器的清零信号送到十位计数器的 CPU端时是十位计数器记一
