《微机原理与接口教学课件耿恒山第3章存储器及接口技术》由会员分享，可在线阅读，更多相关《微机原理与接口教学课件耿恒山第3章存储器及接口技术（66页珍藏版）》请在金锄头文库上搜索。
1、第3章 存储器及接口技术,存储器是计算机的重要组成部件，用来存放程序和数据。它是计算机的主要组成部分，反映了计算机的“记忆”功能。 图3-1显示了新型计算机系统中的存储器组织，越往上，存储器的速度越快，CPU的访问频度越高，每位的造价越高，系统的拥有量越小；越往下，其容量越大，每位的造价越低，速度也较低。CPU中的寄存器位于顶端，它的存取速度最快；向下依次是CPU内部的Cache、主板上的Cache，也称为外部Cache、主存储器、辅助存储器和大容量辅助存储器。,图3-1 微机存储系统的层次结构,3.1 半导体存储器概述,3.1.1 半导体存储器的分类 1按制造工艺分类 半导体存储器可分为双极
2、型和MOS型两类： （1）双极型。由TTL晶体管逻辑电路构成。该类存储器工作速度快，与CPU处在同一量级，但集成度低、功耗大、价格偏高，在微机系统中常用作高速缓存器。 （2）金属氧化物半导体型。简称MOS型。该类型器件有多种制造工艺，如NMOS（N沟道MOS）、HMOS（高密度MOS）、CMOS（互补型MOS）、CHMOS（高速CMOS）等。,2按使用属性分类 半导体存储器分为RAM和ROM两类，如图3-2所示。,图3-2 半导体存储器的分类,3.1.2 半导体存储芯片的一般结构,图3-3所示为存储器组成示意图。它由存储体、地址寄存器、地址译码驱动电路、读/写电路、数据寄存器和控制逻辑等组成。
3、,图3-3 半导体存储芯片的一般结构,3.1.3 半导体存储器的主要技术指标,（1）存储容量。该项指标对于厂商，多用总的位容量来进行描述，如某芯片为256M位；对于用户，一般用“存储单元数每个单元的存储位数”来进行描述，如8K指的是8K8位。 （2）存取速度。该项指标一般可用以下两参数中的一个来进行描述： 1）存取时间，即TA，它是指从CPU给出有效的存储地址启动一次存储器读/写操作，到操作完成所经历的时间。 2）存取周期，即TAC，是指连续两次存储器读/写操作之间所需的最小时间间隔。,3.1.4 PC机主存储器性能介绍,1FPM DRAM（快速页面模式动态随机内存） 其读取速度为6080ns
4、，单列直插内存模块内存条，印制板单面出线，有30线和72线两种，386和486主板上为30线，486和586主板上为72线。 2EDO DRAM（扩展数据输出动态随机内存） 它的读取速度比FPM DRAM快10%20%左右，约为50ns60ns，72线，SIMM封装，应用于586主板。,3SDRAM（同步突发内存） SDRAM采用了多体存储器结构和突发模式，为双存储体结构，也就是有两个储存阵列，一个被CPU读取数据时，另一个已经做好被读取的准备，两者相互自动切换，使得存取效率成倍提高，并且将内存与CPU以相同时钟频率控制，使内存与CPU外频同步，取消等待时间，其传输速率比EDO DRAM快了许
5、多，速度可达6ns。 4SDRAM DDR（双倍数据速率）SDRAM，即我们常说的DDR内存。SDRAM内存只在时钟周期的升沿传输指令、地址和数据，而DDR SDRAM内存的数据线有特殊的电路，可以让它在时钟的上下沿都传输数据。,5DRDRAM DRDRAM是由RAMBUS 公司和INTEL公司合作开发的一种新型内存，常称为RAMBUS内存。它采用184线接口，电压为2.5V。与芯片组之间的接口宽度为16位，如果带ECC校验，其接口宽度为18位。DRDRAM的接口工作频率为400MHZ，由于它能在时钟信号的上升沿和下降沿各传输一次数据，因此数据传输的频率实际上为800MHZ，其峰值传输速率可以
6、达到1.6Gb/s。这种内存也是双列直插膜组，但与SDRAM和DDR SDRAM内存条不兼容。这种内存性能高，价格贵，一般用于高档机。性能价格比不如DDR内存。,3.2 半导体存储器与 CPU的接口,这一节，我们将介绍半导体存储器与CPU的接口，介绍存储芯片与具有不同数据位的CPU的连接和配合。我们选取的例子涉及到8位、16位、32位、64位CPU与存储器的接口，使读者对CPU与存储器接口有一个整体的概念。,3.2.1 存储芯片信号线的处理,1存储芯片数据线的处理 若存储器为字节编址结构，芯片的数据线是8根，芯片的全部数据线应与系统对应的8位数据总线相连。 2存储芯片地址线的连接 存储芯片的地
7、址线通常应全部与系统的低位地址总线相连。寻址时，这部分地址的译码是在存储芯片内完成的。,3存储芯片片选端的处理 由一个存储芯片或芯片组构成的存储器，需要在“地址方向”上加以扩充，简称为“地址扩充”。在系统存在“地址扩充”的情况下，必须对多个存储芯片或芯片组进行寻址。这一寻址过程，主要通过将系统高位地址线与存储芯片片选端相关联的方法来加以实现。,3.2.2 存储芯片与 CPU的配合,下面我们讨论两个重要的问题： 1总线驱动能力 CPU的总线驱动能力有限，通常为l到数个TTL门电路，所以在较大的系统中，需要考虑总线驱动，其中： （1）对单向传送的地址和控制总线，可采用三态锁存器和三态单向驱动器等来
8、加以锁存和驱动。 （2）对双向传送的数据总线，可以采用三态双向驱动器来加以驱动。三态双向驱动器也称总线收发器或数据收发器。,2时序配合 时序配合主要是分析存储器的存取速度是否满足CPU总线时序的要求，如果不能满足，就需要考虑更换芯片或在存储器访问的总线周期中插入等待状态TW。所以，在芯片选取时要注意以下几点： （1）存储器的“存取周期”TAC应小于CPU的总线读写周期，并留出一定余量。 （2）在存储芯片的读周期中，当芯片选中时，从输出允许有效到数据输出并稳定，需要一定的时间。,3.2.3 8位CPU 8088/80188与存储器接口,1EPROM与8088/80188接口 图3-4描述了一个8
9、088/80188微处理器与8片2732EPROM（4K8）的连接，图中的译码器的8个输出分别选中一片2732，即总共32K8位的8088/80188物理地址空间。,图3-4 8088 CPU与8片2732 EPROM接口,2RAM与8088 CPU接口 RAM与CPU接口比EPROM稍容易一些，因为大多数的RAM器件不需要等待状态。RAM理想的存储器段在地址空间的最底部，该段包含中断向量。由于中断向量经常被软件包修改，因此这段存储器必须用RAM。 在图3-5中16个62256（32K8）静态RAM与8088接口，存储单元00000H到7FFFFF单元，容量为512KB。,图3-5 使用了16
10、片62256 SRAM的512KB静态存储系统,3.2.4 8086、80186、80286和80386SX（16位）存储器接口,8086、80186、80286和80386SX（16位）微处理器与8088/80188比较，有以下3个不同之处：数据总线扩为16位宽；8088的引脚换成引脚；有一个新的称为总线高允许（）的控制信号，地址位A0或BLE的使用方式也不同。 除以上3点不同外，8086/80186和80286/80386SX之间存在少许其他差别。80286/80386SX包含24位地址总线，而8086/80186包含20位地址总线。8086/80186包含M/IO 信号，而80286系统
11、和80386SX微处理器包含 MRDC 和MWTC ，而不是RD和WR。,116位总线控制 由于8086、80186、80286和80386SX的数据总线宽度为16位，所以CPU必须能够将数据写入任何16位或8位存储单元。即16位数据总线必须能够寻址两个独立的8位宽的存储体，以便微处理器可以在半个区域（8位）或整个区域（16位）中写入数据。图3-6描述了存储器的两个存储体，一个低位存储体包含所有地址为偶数的存储单元；另一个高位存储体包含所有地址为奇数的存储单元。,图3-6 8086、80186、80286和80386SX微处理器的 高（奇）和低（偶）8位存储体,8086、80186、80286
12、和80386SX用信号BHE（高位允许）和A0地址位（低位允许）来选择1个或两个存储体进行数据传送。表3-1描述了这两个引脚上的电平和所选择的存储体。存储体的选择以两种方式完成：产生一个独立的写信号来选择对每个存储体的写操作；每个存储体使用独立的译码器。,表3-1 使用BHE和BLE（A0）选择存储体,2独立的存储体译码器 使用独立的存储器译码器为8086、80186、80286和80386SX微处理器译码是一种效率很低的方式，采用这种方式的原因是为了节约能耗，因为只有被选中的1个存储体允许进行数据传送。 图3-7中描述了两个74LS138译码器用于为80386SX（24位地址）译码，以及选择
13、64KRAM存储器件的情况。,图3-7 独立的存储体译码器,3独立的存储体写选通 图3-8描述了为存储体产生独立的8086写选通信号的方法。这里，74LS32或门组合A0和WR产生低位存储体选择信号（LWR），组合BHE和WR产生高位存储体选择信号（HWR）。80286/80386SX写选通的产生使用信号取代了。若传送一个16位数，则两个存储体被选中；若传送一个8位数，则1个存储体被选中。,图3-8 存储体写选择输入信号HWR和WR,3.2.5 80386DX和80486（32位）与存储器的接口,32位微处理器存储系统与它们的区别在于微处理器有32位数据总线和4个存储体，而不是一个或两个。另一
14、个区别是80386DX和80486均包含32位地址总线，由于它们的地址位数较多，因此通常需要PLD作为译码器而不是集成电路译码器。,1存储体 图3-9描述了80386DX和80486微处理器的存储体。如果传送一个32位数，则所有4个存储体都被选中；如果传送一个16位数，则2个存储体被选中；如果传送一个8位数，则1个存储体被选中。 与8086/80286/80386SX一样，80386DX和80486对每个存储体需要独立的写选通信号。这些独立的写选通信号是通过使用一个简单的或门，或其他逻辑器件产生的，如图3-10所示。,图3-9 80386DX和80486微处理器的存储器组织,图3-10 803
15、86DX和80486微处理器的存储体写信号,232位存储器接口 从前面的讨论中可以看出，80386DX和80486的存储器接口需要产生4个存储体写选通信号并译码32位地址。当32位宽的存储器被译码时，地址位A0和A1为无关项，这两个地址位用在微处器中产生存储体允许信号；而地址总线A2与存储器地址线A0相连。 图3-11描述了80486微处理器的一个256K8存储器系统。该接口使用了8个32K8 SRAM存储器件和两个PAL16L8器件作为译码器。需要两个PAL器件是因为微处理器的地址线数较多。此系统使SRAM存储器位于存储单元地址02000000H0203FFFFH。,图3-11 与80486
16、微处理器接口的一个小型256KB的SRAM存储器系统,3.2.6 Pentium、Pentium Pro和Pentium II（64位）存储器接口,Pentium、Pentium Pro和Pentium 微处理器（除Pentium的P24T版本外）具有64位数据总线，需要8个译码器（每个存储体1个）或8个独立的写信号。在大多数的系统中，当微处理器与存储器接口时使用独立的写信号。图3-12描述了Pentium的存储器组织及其8个存储体。它与80486几乎是相同的，只是它包含8个存储体而不是4个。,图3-12 Pentium Pentium 微处理器的存储器组织,图3-13 Pentium Pentium 微处理器写选通信号的产生,图3-14描述了一个小型的PentiumPentium 存储器系统。该系统使用两片PAL16L8译码存储器地址。该系统包含8个27512 EPROM存储器件（64K8）与PentiumPentium 接口，地址范围为FFF80000HFFFFFFFFH
