《【2017年整理】四位二进制加法计数器设计报告》由会员分享，可在线阅读，更多相关《【2017年整理】四位二进制加法计数器设计报告（5页珍藏版）》请在金锄头文库上搜索。
1、四位二进制加法计数器设计报告1、计数器简介计数器是最常用的时序电路之一，可用来计数、分频、定时、产生节拍脉冲以及其他时序信号。计数器分类有很多，按触发器动作可分为同步计数器和异步计数器；按计数数值增减可分为加计数器、减计数器和可逆计数器；按编码可分为二进制计数器、BCD 码计数器、循环码计数器。本次设计的是四位异步二进制加法计数器。2、设计构思四位异步二进制计数器逻辑图如上，它由 4 个 T 触发器组成。计数脉冲 CP 加至时钟脉冲输入端，每输入一个计数脉冲，U1 将翻转一次。U2、U3 和 U4 都以前级触发器的/Q 端输出作为触发信号，当 Q0 端由 1 变成 0 时，即/Q0 由 0 变
2、成 1 时,U1 翻转,其余类推。/R端是用来清零端,只能全部置 0,/S 端是用来置 1 端,只能全部置 1。3、实现构思并用 Workveiw 仿真1、T 触发器的实现本次设计是通过 D 触发器来构成 T 触发器，即将 D 触发器的/Q 端与 D 端相连即可 ，下面是 D 触发器的设计与仿真以及元件模块的制作：a、D 触发器的逻辑图如下图,引脚/SD 可以直接置 1,而引脚/RD 可以直接置 0,时钟触发端为 CP,有正反两个输出端 Q 与/Q,这种触发器在工作中具有维持、阻塞特性，所以称之为维持阻塞触发器。b、下面进行 D 触发器电路仿真，根据仿真波形可知该 D 触发器满足特性表DnQ
3、1nQ Dn 1nQ0 0 0 1 0 0 0 1 1 1 1 1仿真截图如下：c、D 触发器元件制作截图2、四位二进制异步加法计数器的实现首先是将每个 D 触发器的/Q 端与 D 端相连，构成 T 触发器，然后按照先前的构思连接电路，加法计数器的计数脉冲输入端为 CP，全部清 0 端为/R，全部置 1 端为/S，输出端由低位到高为分别为Q0、Q1、Q2、Q3。其电路截图如下:下面进行计数器的逻辑仿真，CP 输入单位时间脉冲，/R 在第一个时钟脉冲置 0，其余以后的时钟周期都置 1，/S 在所有的时钟周期内都置 1，然后，进行逻辑仿真。分析仿真波形可知计数器由0000 初始状态一直计数到 1111，由此可见设计的四位二进制异步加法计数器能够实现预期的功能。其仿真结果截图如下：
