《电光南理工数字逻辑电路09版.课件2010版.第4章节常用组合逻辑功能器件》由会员分享，可在线阅读，更多相关《电光南理工数字逻辑电路09版.课件2010版.第4章节常用组合逻辑功能器件（155页珍藏版）》请在金锄头文库上搜索。
1、第4章 常用组合逻辑功能器件,本章将介绍几种常用的中规模集成电路(MSI),这些中规模集成电路分别具有特定的逻辑功能,称为功能模块,用功能模块设计组合逻辑电路,具有许多优点.,4.1 自顶向下的模块化设计方法,顶: 指系统功能,即系统总要求,较抽象.,向下:指根据系统总要求,将系统分解为若干个子系统,再 将每个子系统分解为若干个功能模块 ,直至分成 许多各具特定功能的基本模块为止.,例: 设计一个数据检测 系统,功能表如下:,数据A、B分别来自两个 传感器.,B: 数据检测系统,*,顶层,* ： 叶结点,分层设计树,4.2 编码器,将信息(如数和字符等)转换成符合一定规则的二进制代码.,4.2
2、.1 二进制编码器,用n位二进制代码对N=2n 个特定信息进行编码的逻辑电路.,设计方法:,以例说明,设计一个具有互相排斥输入条件的编码器.,输入: X0 、X1、X2 、X3,输出：A1、A0,对应关系：,4线2线编码器电路图：,编码器在任何时候只允许 有一个输入信号有效;,(2) 电路无X0输入端;,(3) 电路无输入时,编码器的 输出与X0编码等效.,带输出使能(Enable)端的优先编码器:,输出使能端:,用于判别电路是否有信号输入.,优先:,对输入信号按轻重缓急排序,当有多个信号同时 输入时,只对优先权高的一个信号进行编码.,下面把上例4线2线编码器改成带输出使能(Enable)端的
3、 优先编码器,假设输入信号优先级的次序为:X3,X2,X1,X0.,编码器 电路图,4.2.2 二十进制编码器,输入: I0 ,I1 ,I2 I9,表示十个要求编码的信号.,输出: BCD码.,电路有十根输入线,四根输出线,常称为10线4线编码器,4.2.3 通用编码器集成电路,1. 8线3线优先编码器74148,逻辑图,引脚图,74148功能说明：,1）74148为8线3线优先编码器，HPRI是最高位优先 编码器的说明。,2）编码器输入为低电平有效，输出为3位二进制反码。,74148功能表,例：用两片74148构成16线4线优先编码器。,高位芯片工作情况：,低位芯片工作情况：,问题思考：若用
4、四片74148构成一个32线5线 编码器，电路如何设计？ 若用八片74148构成一个64线6线 编码器，电路又如何设计？,2. 10线4线优先编码器74147,4.2.4 编码器应用举例,4.2.5 编码器的VHDL描述,LIBRARY ieee; USE ieee.std_logic_1164.all; ENTITY encoder IS PORT(input : IN STD_LOGIC_VECTOR(7 DOWNTO 0); y : OUT STD_LOGIC_VECTOR(2 DOWNTO 0); END encoder; ARCHITECTURE rtl OF encoder IS
5、BEGIN PROCESS(input) BEGIN,一个普通编码器的例子：,CASE input IS WHEN “01111111”=yyyyyyyyy=“XXX”; END CASE; END PROCESS; END rtl;,LIBRARY ieee; USE ieee.std_logic_1164.all; ENTITY priorityencoder IS PORT( input: IN STD_LOGIC_VECTOR(7 DOWNTO 0); y: OUT STD_LOGIC_VECTOR(2 DOWNTO 0); END priorityencoder; ARCHITECT
6、URE rtl OF priorityencoder IS BEGIN PROCESS(input) BEGIN IF (input(7)=0) THEN y= “111”;,一个优先编码器的例子：,ELSIF (input(6)=0) THEN y= “110”; ELSIF (input(5)=0) THEN y= “101”; ELSIF (input(4)=0) THEN y= “100”; ELSIF (input(3)=0) THEN y= “011”; ELSIF (input(2)=0) THEN y= “010”; ELSIF (input(1)=0) THEN y= “00
7、1”; ELSE y= “000”; END IF; END PROCESS; END rtl;,4.3 译码器/数据分配器,4.3.1 二进制译码器,译码是编码的逆过程，作用 是将一组码转换为确定信息。,输入：二进制代码，有n个；,输出：2n 个特定信息。,1. 译码器电路结构,以2线 4线译码器为例说明,2线 4线译码器的真值表为:,下图为高电平输出有效的2线 4线译码器电路图,由真值表容易得出:,译码器的另一种结构：矩阵式结构,特点：门的扇入数少； 延迟时间长。,2. 译码器的使能控制输入端,1）利用使能输入控制端，既能使电路正常工作，也能 使电路处于禁止工作状态；,2）利用使能输入控制
8、端，能实现译码器容量扩展。,EN为使能控制输入端， EN=0，输出均为0； EN=1，输出译码信号。,电路满足：Yi=mi EN,利用使能端实现扩展的例子：,当I2=0时，(1)片工作, (2)片禁止. 当I2=1时, (1)片禁止, (2)片工作.,由两片2线4线译码器组成3线8线译码器,2线4线译码器组 成4线-16线译码器,4.3.2 二十进制译码器,输入: BCD码.,输出: 十个高、低电平.,(常称4线10线译码器),伪 码,输 出 低 电 平 有 效,真 值 表,4.3.3 通用译码器集成电路,74138 带使能端3线8线译码器,逻辑图,引脚图,74138功能表, 电路输出低电平有
9、效;,74138特性：,74138的逻辑表达式为：,4.3.4 数据分配器,数据分配是将一个数据源输入的数据根据需要送到 不同的输出端上去，实现数据分配功能的逻辑电路称为 数据分配器。分配器又叫多路复用器。,数据分配器一般用带使能控制端的二进制译码器实现。,74138输出表达式：,分配器输出表达式：,4.3.5显示译码器,（1）半导体显示器，也称发光二极管显示器；,（2）荧光数字显示器，如荧光数码管、场致发光数字 板等 ；,（3）液体数字显示器，如液晶显示器、电泳显示器等；,（4）气体放电显示器，如辉光数码管、等离子体显示 板等。,显示器分类：,1. 半导体数码管（Light Emitting
10、 Diode简称LED）,七段数码管 显示器,七段数码管的两种连接方法：, 共阴, 共阳,阳极加高 电平字段 亮。,阴极加低 电平字段 亮。,半导体数码管的工作电压比较低（1.5 3V），能直接用TTL或CMOS集成电路驱动。除电压比较低外，半导体数码管还具有体积小、寿命长、可靠性高等优点，而且响应时间短（一般不超过0.1s）,亮度也比较高。LED显示器的缺点是工作电流大，每一段的工作电流在10mA左右。,2. 液晶显示器（Liquid Crystal Display,简称LCD）,液晶是一种既具有液体的流动性又具有光学特性的有 机化学物。,液晶显示器通过控制可见光的反射来达到显示目的。,液晶
11、显示器分两类：反射式和背光式。,反射式液晶显示器使用的可见光是环境光线。,而背光式液晶显示器的可见光则由在显示器内特制 的小光源提供。,LCD须用低频交流信号驱动，一般使用方波信号， 工作频率约为2560Hz，信号幅值可以很低，在1V以 下仍能工作 。,液晶显示器的最大优点是功耗极低，每平方厘米 的功耗的1W以下。,液晶显示器工作电压低，功耗小的特点，使其在各种 小型、便携式仪器、仪表中得到了广泛的应用。,当前，在电视机、计算机等设备中使用液晶显示器已 越来越普及，并成为一种发展趋势。,功能：将表示数字的BCD码转换成七段显示码。,输入：BCD码,输出：七段显示码,3. 显示译码器设计,显示译
12、码器设计步骤：,（以输入8421BCD码、输出驱动共阳显示器为例）, 列真值表； 化简、写最简函数表达式； 画电路图。,真 值 表,化简后表达式:,化简说明: 利用了无关项;, 考虑了多输出逻辑函数化简中的公共项.,思考题： 根据上面设计，判断当输入DCBA为 1010时，LED显示什么字形？,4. 通用七段显示译码器集成电路,常用的七段显示译码器集成电路有7446、7447、7448、 7449和4511等。下面重点介绍七段显示译码器7448。,七段显示译码器7448输出高电平有效，用以驱动共阴 极显示器。,7448实现多位显示,由于第1片的RBI为0，而DCBA=0000, 所以满足灭零
13、条件，RBO=0。第2、3片也满足灭零条件。,第4、5、6片驱动正常显示。,思考题：如第1片输入DCBA不等于0000，2、3两片灭 零条件吗？,74HC4511显示译码器驱动液晶数码管的一个例子,1. 译码器实现组合逻辑函数,原理: 二进制译码器能产生输入信号的全部最小项,而 所有组合逻辑函数均可写成最小项之和的形式.,例 试用3线 8线译码器和逻辑门实现下列函数,F(Q,X,P)=m (0，1，4，6，7） =M（2，3，5）,4.3.6 译码器应用举例,解题的几种方法：, 利用高电平输出有效的译码器和或门。,F(Q,X,P)=m0+m1+m4+m6+m7, 利用低电平输出有效的译码器和与
14、非门。,F(Q,X,P)=m0+m1+m4+m6+m7, 利用高电平输出有效的译码器和或非门。, 利用低电平输出有效的译码器和与门。,2. 计算机输入/输出接口地址译码电路,4.3.7 译码器的VHDL描述,3线8线译码器74138的VHDL描述。,LIBRARY ieee; USE ieee.std_logic_1164.all; ENTITY decode_3to8 IS PORT(a,b,c,G1,G2A,G2B: IN STD_LOGIC; y: OUT STD_LOGIC_VECTOR(7 DOWNTO 0); END decode_3to8; ARCHITECTURE rtl OF
15、 decode_3to8 IS SIGNAL indata: STD_LOGIC_VECTOR(2 DOWNTO 0); BEGIN,indatayyyyyyyyy=“XXXXXXXX”; END CASE;,ELSE y=“11111111”; END IF; END PROCESS; END rtl;,七段显示译码器的VHDL描述,LIBRARY IEEE ; USE IEEE.STD_LOGIC_1164.ALL; ENTITY bcd_7seg IS PORT ( bcd_led : IN STD_LOGIC_VECTOR(3 DOWNTO 0); ledseg : OUT STD_L
16、OGIC_VECTOR(6 DOWNTO 0); END bcd_7seg;,ARCHITECTURE behavior OF bcd_7seg IS BEGIN WITH bcd_led SELECT,ledseg= “0111111” WHEN “0000”,-0 “0000110” WHEN “0001”,-1 “1011011” WHEN “0010”,-2 “1001111” WHEN “0011”,-3 “1100110” WHEN “0100”,-4 “1101101” WHEN “0101”,-5 “1111101” WHEN “0110”,-6 “0100111” WHEN “0111”,-7 “1111111” WHEN “1000”,-8 “1101111” WHEN “1001”,-9 “1000000” WHEN “1110”,
