《微型计算机原理与接口技术 教学课件 ppt 作者 吕林涛 主编 梁莉 宋继红 副主编第四章》由会员分享，可在线阅读，更多相关《微型计算机原理与接口技术 教学课件 ppt 作者 吕林涛 主编 梁莉 宋继红 副主编第四章（57页珍藏版）》请在金锄头文库上搜索。
1、本章内容提要: 半导体存储器 存储器接口技术 主存储器接口,4.1半导体存储器,存储器是用来存储信息的部件，是计算机系统的重要组成部件。计算机中的全部信息包括要处理的原始数据、中间结果和最终结果，以及控制计算机运行的各种程序，全部需要存放在存储器中。根据冯诺依曼结构：程序存储，程序控制，程序管理。可见存储器在计算机部件中的地位。,4.1半导体存储器,计算机对存储器的基本要求是：容量足够大、速度足够快、制造成本低。在计算机的发展过程中，因高速的CPU与低速的内存之间产生了速度不匹配、而严重影响计算机的执行速度的现象，人们称之为“瓶颈”问题。为了解决这一问题，采用存储器分级体系结构，通常将存储器分
2、为高速缓冲存储器(快存)、主存和外存3级。,4.1半导体存储器,计算机系统中各部件之间联系的主要途径是通过微机接口电路。微机接口通常是围绕CPU为核心的。从CPU的角度出发，可以将内存储器和其他设备视为外部设备，而且内存是与CPU交互最频繁的设备。从微机的接口技术中考虑内存与CPU之间的接口是比较简单的，主要的问题是完成三总线的连接，保障CPU与内存储器之间迅速无误地进行信息交换。,4.1.1半导体存储器的分类,1.按制造工艺分类 根据制造工艺的不同，半导体存储器分为双极型和MOS型两大类。相对而言，双极型存储器速度高，通常比MOS存储器要快一个数量级。但由于它是以晶体管触发器作为基本存储元，
3、含管子较多，因此集成度较低、功耗较大、成本价格较高，一般用作高速缓冲存储器或小容量主存储器。而MOS存储器则因为具有功耗低、价格低、集成度高等特点，普遍用来作为主存储器。,2.按存取方式分类 半导体存储器按其功能分为只读存储器ROM和读写存储器RAM（又称为随机存储器）。 (1) ROM 这种存储器适用于存储固定不变的程序和数据。 只读存储器按功能又有下列几种： 1）掩膜ROM，其存储的信息在制造过程中生成，以后不可以改变。 2)可编程只读存储器PROM（programmable ROM）。其信息可由用户通过特殊手段一次性写入，以后不可以再改变。3）可擦除只读存储器EPROM（erasable
4、 PROM）。其信息可由用户编程写入，并可将其信息擦除进行重写。按照擦除信息的方式，又分为紫外线擦除（用紫外光照射器件上的窗口）的EPROM和电擦除（在线带电擦除）的EEPROM（electrically erasable PROM）。,(2) RAM 这是一种可以随机写入或读出其信息的存储器。即只要通过执行计算机指令就可以随时把信息写到RAM中去，或读取其中的内容，它主要用来存放临时的程序和数据。 RAM按器件结构又分为两类：双极型RAM和MOS型RAM。 1）双极型RAM是以晶体管触发器作为基本存储电路，存取速度快，但结构复杂，集成度较低，比较适合于小容量的高速暂存器。2）MOS器件具有集
5、成度高，功耗低，价格便宜等优势，在半导体存储器中占有主要地位。 MOS型随机存储器按信息存储的方式又分为下列几种： 静态RAM（SRAM，static RAM）。其存储的信息在非掉电情况下不会自动丢失。 动态RAM（DRAM，dynamic RAM）。其存储的信息经过一定时间会自动丢失，工作中需要进行定时刷新。 集成RAM（IRAM，integrated RAM）。能自动完成其内部存储的信息周期刷新的随机存储器。,4.1.2半导体存储器的主要性能指标,衡量半导体存储器性能的主要指标有存储容量、存取时间、功耗和可靠性。 1.存储容量 存储器芯片的容量是指在一块芯片中所能存储的信息位数。2.存取时
6、间 存取时间是指从启动一次存储器操作到完成该操作所经历的时间，有时又称为读/写周期。 3.价格 为了便于比较，常用每字节或每兆字节表示价格，即C价格/容量。 4. 功耗 功耗通常是指每个存储元消耗功率的大小，单位为微瓦/位（W/位）或者毫瓦/位（mW/位）。 5.可靠性 可靠性一般是指对电磁场及温度变化等的抗干扰能力，一般平均无故障时间为数千小时以上。,4.1.3 存储芯片的组成,常用的存储芯片由存储体、地址译码器、控制逻辑电路、数据缓冲器4部分组成。图给出了一般存储芯片的组成示意图。,1.存储体 存储体是存储芯片的主体，是基本存储元按照一定的排列规律构成。排列方式通常可分为字结构方式和位结构
7、方式。所谓字结构方式，是指将芯片上所有存储元排列成不同的存储单元，每个单元一个字，每个字的各位在同一个芯片内，例如1K8位的芯片。而所谓的位结构方式，是指将芯片上所有存储元排列成不同的存储单元，每个单元一位，即将所有存储元排列成不同字的同一位，例如8K1位的芯片。大量芯片采用两种方式相结合，例如2K4位的芯片。显然，存储单元的数量与地址线多少相关，而每个单元的位数与数据线的多少相关。 ,2.地址译码器 地址译码器是用来接收来自CPU的n位地址，经译码后产生2n个地址选择信号，实现对片内存储单元的选址。 3.控制逻辑电路 控制逻辑电路是用来接收片选信号CS及来自CPU的读/写控制信号，形成芯片内
8、部控制信号，控制数据的读出和写入。 4.数据缓冲器 数据缓冲器是用来寄存来自CPU的写入数据或从存储体内读出的数据。,4.2 存储器接口技术,存储器与CPU之间的接口技术应充分考虑到总线时序、CPU负载能力及芯片的性能等技术参数。,4.2.1存储器接口中应考虑的几个问题,1.存储器与CPU之间的时序配合 存储器与CPU之间的时序配合问题是保证整个微型计算机系统可靠、高效地工作的关键技术。,为了保证CPU能与不同速度的存储器相配合，一种常用的方法是使用“等待申请”信号。该方法是在CPU设计时设置一条“等待申请”输入线。若与CPU连接的存储器速度较慢，使CPU在规定的读/写周期内不能完成读/写操作
9、，则在CPU执行访问存储器指令时，由等待信号发生器向CPU发出“等待申请”信号，使CPU在正常的读/写周期之外再插入一个或几个等待周期（最多不超过10倍Tw等待时间），以便通过改变指令的时钟周期数使系统速度变慢，从而达到与慢速存储匹配的目的。例如，8086 CPU中的READY（准备就绪）输入线就是为协调CPU与存储器或I/O端口之间的速度而设计的一条等待状态请求线。,在进行8086与存储器接口设计时，应分析所选存储器的读/写速度能否满足CPU的时序要求。若需要插入等待周期TW，则应该设计一个等待信号发生器，使之按规定向CPU发出READY信号。图（a）给出了一个可用于8086 CPU系统中的
10、等待信号发生器的逻辑图。该电路产生输出信号RDY送时钟信号发生器8284，经同步后在总线周期的T2结束前产生一个低电平，形成系统要求的READY信号。相应的波形图如图（b）所示。,为了使产生的等待信号符合系统要求，设计等待信号发生器时应注意如下几点： 1) 产生等待申请的条件：每当有存储器操作时即发生等待申请。该条件可以是存储器访问信号（如M/IO）、存储器读/写控制信号（如RD、WR）或者地址译码信号。 2) CPU检测时刻的要求：CPU检测有无等待申请的时刻是固定的（如8086 CPU是在T3周期的前沿），所以发出的等待申请信号必须保证在相应时刻有效。 3) 等待周期长度的控制：插入等待周
11、期TW的个数取决于等待申请信号的宽度（如READY维持低电平的时间），当要求插入多个TW时，可通过增加触发器级数实现。,2.CPU总线负载能力 任何系统总线的负载能力总是有限的。在CPU设计时，一般输出线的直流负载能力为一个TTL负载。当采用MOS存储器时，由于直流负载很小，主要的负载是电容负载，故在小型系统中，CPU可以直接与存储器相连。但对于较大的系统，当CPU的总线不能直接带动所有存储器芯片时，就要加上缓冲器或驱动器，以提高总线负载能力。通常考虑到地址线、控制线是单向的，故采用单向驱动器，如74LS244、Intel公司生产的8282等；而数据线是双向传送的，故采用双向驱动器，如74LS
12、245、Intel公司生产的8286/8287等。,3.存储芯片的选用 选用存储芯片的原则如下： 1) 考虑存储器结构。 2) 考虑存储器接口设计参数。 采用类型不同、型号不同的芯片构造的存储器，其接口的方法和复杂程度均不同。一般应根据存储器的存放容量、总体性能、芯片的类型和特征等方面综合考虑。,（1）对芯片类型的选用 存储芯片类型的选择与对存储器总体性能的要求以及用来存放的具体内容相关。 高速缓冲存储器（cache）是为了提高CPU访问存储器的速度而设置的，即解决“瓶颈”问题，存放的内容是当前CPU访问最多的程序和数据，要求既能读出又能随时更新，所以是一种可读可写的高速小容量存储器。一般选用
13、双极型RAM或者高速MOS静态RAM芯片构成。 主存储器要兼顾速度和容量两方面性能，存放的内容一般既有永久性的程序和数据，又有需要随时修改的程序和数据，故通常由ROM和RAM两类芯片构成。其中，对RAM芯片类型的选择又与容量要求相关，当容量要求不大（如64KB以内）时用静态RAM组成较好，因为静态RAM状态稳定，不需要动态刷新，接口简单。相反，当容量要求很大时适合用动态RAM组成，因为动态RAM比静态RAM集成度高、功耗小、价格低。对ROM芯片的选择则一般从灵活性考虑选用EPROM、E2PROM的较多。,（2）对芯片型号的选用 芯片类型确定之后，在进行具体芯片型号选择时，一般应考虑存取速度、存
14、储容量、结构和价格等因素。 存取速度最好选用与CPU时序相匹配的芯片。 存储芯片的容量和结构直接关系到系统的组成形式、负载大小和成本高低。一般在满足存储系统总容量的前提下，应尽可能选用集成度高、存储容量大的芯片。这样不仅可降低成本，而且有利于减轻系统负载、缩小存储模块的几何尺寸。,4.2.2 存储器地址译码方法,存储器的地址译码是任何存储系统设计的核心，目的是保证CPU能对所有存储单元实现正确寻址。由于目前每一片存储芯片的容量是有限的，所以一个存储器总是由若干存储芯片构成。这就使得存储器的地址译码被分为片选控制译码和片内地址译码两部分。其中，片选控制译码电路对高位地址进行译码后产生存储芯片的片
15、选信号；片内地址译码电路对低位地址译码实现片内存储单元的寻址。接口电路中主要完成片选控制译码以及低位地址总线的连接。,1.片选控制的译码方法 常用的片选控制译码方法有线选法、全译码法、部分译码法和混合译码法等。 （1）线选法 当存储器容量不大，所使用的存储芯片数量不多，而CPU寻址空间远远大于存储器容量时，可用高位地址线直接作为存储芯片的片选信号，每一根地址线选通一块芯片，这种方法称为线选法。 例如：假定某微机系统的存储容量为4KB，CPU寻址空间为64KB（即地址总线为16位），所用芯片容量为1KB（即片内地址为10位）。那么，可用线选法从高6位地址中任选4位作为4块存储芯片的片选控制信号。
16、图所示为选用A10A13作为片选控制的结构示意图。,线选法的优点是连线简单，片选控制无需专门的译码电路。但该方法有两个缺点，一是当存在空闲地址线时，由于空闲地址线可随意取值0或1，故将导致地址重叠。如图所示，当地址线A15A14取不同值时，各芯片将对应不同的地址编码（表4.2给出的十六进制编码对应A15A14为00）；二是整个存储地址分布不连续，使可寻址范围减小。这两点均给编程带来麻烦，使用时应特别注意。,（2）全译码法 全译码法除了将低位地址总线直接与各芯片的地址线相连接之外，其余高位地址总线全部经译码后作为各芯片的片选信号。例如，CPU地址总线为16位，存储芯片容量为8KB。采用全译码方式寻址64KB容量存储器的结构示意图如图所示。,可见，全译码法可以提供对全部存储空间的寻址能力。当存储器容量小于可寻址的存储空间时，可从译码器输出线中选出连续的几根作为片选控制，多余的令其空闲，以便需要时扩充。例如，在图中，若选译码器输
