计算机硬件(第2章原理)

《计算机硬件(第2章原理)》由会员分享，可在线阅读，更多相关《计算机硬件(第2章原理)（50页珍藏版）》请在金锄头文库上搜索。

1、计算机硬件技术基础,第二章 计算机的工作原理与指令系统,本章主要内容 2.1 计算机系统的硬件结构 计算机的五大主要部件、总线结构。 2.2 CPU的组成与工作原理 CPU的组成、工作原理，数据表示、编码和运算，CPU控制，x86结构。 2.3 内存的组成及读写原理 内存组成和基本结构，读写方式，内存与CPU的接口，堆栈操作。 2.4 指令系统 指令系统的概念，寻址，x86指令系统简介。 2.5 计算机的工作过程 CPU的基本工作过程,计算机硬件技术基础,2.1 计算机系统的硬件结构 2.1.1 计算机的主要部件,计算机五大基本部件：,CPU = 运算器+控制器+寄存器 Central Pro

2、cessing Unit MPU = 一块IC的CPU Micro Processing Unit,运算器 执行全部的算术和逻辑运算。 控制器 计算机的控制中心，控制和同步其他各个部件。 存储器 计算机的主要记忆部件，以字节为单位的、线性编址的二进制记忆部件。 输入、输出设备 通过接口电路连接到总线的计算机外部设备。,计算机硬件技术基础,2.1.2 计算机的总线结构,总线(BUS)：能为多个部件服务的公共信息传送线路，分时地发送与接收各部件的信息。 总线信息：地址信息(地址总线)、数据信息(数据总线)和控制信息(控制总线) 地址总线(AB)：单向，用于向内存、外部端口传输地址信息。 数据总线(

3、DB)：双向，传输各种数据信息。 控制总线(CB)：传输控制信息。包括读写、中断等。,计算机硬件技术基础,连接到总线上的设备主要有： CPU 一般情况下总线由CPU控制 内部存储器 是完全被动的总线设备 接口电路 所有外部设备必须通过接口电路连接到计算机，不同的接口电路可能拥有不同的端口地址、中断等。 总线的特点 公共性、高速性、标准性。 单总线和多总线 多总线计算机系统中同时存在多条总线。目前微机算机中都是采用多总线结构。 解决不同的部件速度不一致的问题。 为存储器设计专用的数据通道。 兼容符合不同的总线标准的设备。,2.1.2 计算机的总线结构,计算机硬件技术基础,2.2 CPU的组成与工

4、作原理,CPU主要包括运算器和控制器 1运算器 ALU：Arithmetic and logical Unit 累加器A：N位的寄存器，用于保存运算过程中的有关数据。 缓存器R（暂时寄存器）：N位寄存器，接收来自累加器和数据总线的数据。 加法器：由N个全加器构成。,计算机硬件技术基础,2.2.1 中央处理器的基本构成,2.控制器 程序计数器PC，又称指令计数器、指令指针（IP） 指令寄存器IR 指令译码器ID，又称操作码译码器、指令功能分析解释器。 地址形成部件 微操作信号发生器，确定完成指令所需要的步骤及完成每一步骤所需要的控制信号组合。 时序部件，产生定时信号,计算机硬件技术基础,2.2.

5、1 中央处理器的基本构成 CPU中的寄存器组,3. CPU中的寄存器组 按功能分有通用寄存器和专用寄存器 通用寄存器 存放原始数据和运算结果 作为变址寄存器、计数器、地址指针等。 专用寄存器 程序计数器PC、指令指针IP 指令寄存器IR等 状态标志寄存器，主要包括两部分内容： 状态标志，如：进位标志、结果为零标志等，大多数运算类指令的执行将会影响到这些标志位。 控制标志，如：中断标志、陷阱标志等。,计算机硬件技术基础,2.2.2 计算机中数据信息的表示,数字化信息编码的概念： 在计算机内一切信息必须进行数字化编码（即用二进制代码形式），才能在机内传送、存储和处理。,二进制：只有0和1，记数按“

6、逢二进一”规律，第k位权是2k。 二进制 十进制 bnbn-1bn-2 b0 = dndn-1dn-2 . d0 =,1011=1X23+0X22+1X21+1X20 325 = 3X102 + 2X101 + 5X100 = 1X8 + 0X4 + 1X2 + 1X1 = 3X100 + 2X10 + 5X1,计算机硬件技术基础,二进制小数：小数点后第k位权值位2-k = 1/2k。,1101.1001 (二进制) = 1X8 + 1X4 + 0X2 + 1X1 + 1X0.5 + 0X0.25 + 0X0.125 + 1X0.0625 = 13.5625 (十进制),2.2.2 计算机中数

7、据信息的表示 二进制,计算机硬件技术基础,原码、反码和补码 原码：二进制的最高位为符号位，0正1负，其余各位同无符号二进制。 125D原 = 0 1111101 -125D原 = 1 1111101 符号位 数值位,8位原码表示数的范围：-127 +127，且00000000和10000000含义相同。 反码：正数的反码和原码相同，负数的反码为其原码将数值位求反，即0变1，1变0。 125D反 = 0 1111101 -125D反 = 1 0000010 符号位 数值位,2.2.2 计算机中数据信息的表示 原码、反码和补码,计算机硬件技术基础,8位反码表示数的范围：-127 +127，且0 0

8、000000和11111111含义相同。 补码：正数的补码和原码相同，负数的补码为其原码将数值位求反+1。 125D补 = 0 1111101 -125D补 = 1 0000011 符号位 数值位,8位补码表示数的范围：-128 +127，最主要的优点是在加、减运算时不需要判断符号位，所以CPU在进行有符号数的加、减运算时用的是补码。 例：分别求出十进制数78D和-120D的原码、反码和补码。 将78D和120D分别转换成二进制：,2.2.2 计算机中数据信息的表示 原码、反码和补码,计算机硬件技术基础,78D和-120D的原码： 78D原 = 0 1001110 -120D原 = 1 111

9、1000 78D和-120D的反码： 78D反 = 0 1001110 -120D反 = 1 0000111 78D和-120D的补码： 78D补 = 0 1001110 -120D补 = 1 0001000,2.2.2 计算机中数据信息的表示 原码、反码和补码,计算机硬件技术基础,2.2.2 计算机中数据信息的表示 原码、反码和补码,三种机器数的比较 对于正数它们相等，而对于负数各有不同的表示。 补码和反码的符号位可作为数值位的一部分看待，但原码的符号位不允许和数值位同等看待。 原码和反码各有两种零的表示法，而补码具有唯一的一种零的表示法。 原码、反码表示的正、负数范围相对零来说是对称的，但

10、补码负数表示范围较正数表示范围宽。,补码的运算 X补+Y补=X+Y补 X补-Y补=X-Y补=X补+-Y补,计算机硬件技术基础,2.2.2 计算机中数据信息的表示 原码、反码和补码,符号扩展：如将8位转换为16位 原码的符号扩展 正数：0010 1001 0000 0000 0010 1001 负数：1010 1001 1000 0000 0010 1001 反码的符号扩展 正数：0010 1001 0000 0000 0010 1001 负数：1010 1001 1111 1111 1010 1001 补码的符号扩展 正数：0010 1001 0000 0000 0010 1001 负数：10

11、10 1001 1111 1111 1010 1001 80X86有符号扩展的专用指令。,计算机硬件技术基础,2.2.3 算术运算与逻辑运算的实现 逻辑运算,逻辑运算 一般CPU有与、或、非、异或等逻辑指令。逻辑运算是按位进行的，位与位之间没有进位/借位的关系。,计算机硬件技术基础,2.2.4 控制信号的产生,1. 时序系统 与CPU时序有关的基本概念 指令周期：一条指令从取出、分析、取数到执行完该指令所需的全部时间。不同指令的指令周期可能不同。 机器周期：每个机器周期完成一个任务(指令中的一个步骤)。若干个机器周期组成一个指令周期。 时钟周期：时钟脉冲信号的间隔时间称为时钟周期，CPU的任何

12、操作都是在时钟脉冲的统一控制下一步一步地进行的。机器周期由若干时钟周期组成。 总线周期：在微型计算机中，CPU与外部系统（内存或外设）的信息交换都是通过总线进行的，将CPU一次访问（即读或写）内存或外设所花费的时间，称为总线周期。,计算机硬件技术基础,一个最基本的机器周期由多个(个数可能不同)时钟周期组成。 执行一条指令需要多个(个数可能不同)机器周期 。,2.2.4 控制信号的产生,计算机硬件技术基础,2.2.4 控制信号的产生 控制电路的硬件实现方法,2控制器电路的硬件实现方法 控制器的核心是微操作信号发生器，它的输入是译码后的指令操作码，输出是微操作控制命令。微操作信号发生器的两种实现方

13、法： 硬布线控制器 硬布线控制器，采用组合逻辑技术实现，特点： 指令执行速度快 微操作信号发生器的结构不规整，设计、调试困难，难以实现设计自动化。 微程序控制器 把微操作控制命令代码化，用微指令实现机器指令，特点： 设计规整、调试以及更改、扩充指令方便，易于实现自动化设计。 增加了一级控制内存，指令的执行速度比硬布线控制器慢。,计算机硬件技术基础,2.2.5 典型CPU的总体结构 8086的内部结构,由两个独立的部件：执行部件EU和总线接口部件BIU构成。,18086的内部结构,运算器,数据寄存器组,控制器,指令队列,地址加法器,段寄存器,计算机硬件技术基础, 执行部件EU 负责执行指令 完成

14、取指令(内部)、译码、产生指令所需的各种控制信号。 ALU进行算术、逻辑运算。 通用寄存器组暂存操作数据或中间结果。 总线接口部件BIU 负责与外部的信息交换。 从内存取指令(外部)送到指令队列，完成指令缓冲。 根据EU送来的16位偏移地址，通过地址产生器生成20位的物理地址。 配合EU的请求，完成与CPU外部的数据交换。 EU和BIU是两个独立的工作部件，在大多数情况下，它们能并行重叠操作，在EU执行指令的同时，BIU也在进行取指令、读操作数或存入结果数据的操作。,2.2.5 典型CPU的总体结构 8086的内部结构,计算机硬件技术基础,2.2.5 典型CPU的总体结构 8086的寄存器结构

15、,8个16位通用寄存器： 4个16位数据寄存器(可分为2个8位) 2个16位变址寄存器 2个16位指针寄存器。 指令指针寄存器IP 存放当前要执行的指令的偏移量地址。 4个段寄存器 CS、SS、DS、ES分别存放代码段、堆栈段、数据段和附加数据段的段地址。 标志寄存器,28086的寄存器结构,计算机硬件技术基础,OF 溢出 1 = 溢出 标志有符号数运算结果溢出 DF 方向 1 = 减，0 = 增 用于字符串指令 IF 中断 1 = 允许 用于外部中断开关 TF 单步 1 = 单步状态 用于单步调试程序 SF 符号 1 = 负，0 = 正 标志运算结果的符号 ZF 零 1 = 零，0 = 非零 标志运算结果是否为0 AF 辅助进位 1 = 有进位/借位 半字节间的进位/借位 PF 奇偶 1 = 偶，0 = 奇 运算结果中1的个数 CF 进位 1 = 有进位/借位 运算是否产生进位/借位,2.2.5 典型CPU的总体结构 标志寄存器,标志寄存器用于存放运算结果的属性，和控制标志。,计算机硬件技术基础,2.3 内存的组成与读写原理 2.3.1 内存组成,1. 三级存储系统 计算机系统中，规模较大的存储器往往分成若干级，称存储系统。 Cache：高速缓冲存储器 Cache是比内存容量小得多的、但速度比内存快得多的高速存储器。 Cache的作用是为了提高CPU对内存的访问速度。对用