《【2017年整理】数字电路实验讲义--09物理学》由会员分享，可在线阅读，更多相关《【2017年整理】数字电路实验讲义--09物理学（50页珍藏版）》请在金锄头文库上搜索。
1、1目 录 实验一 逻辑门电路的逻辑功能与性能参数测试 .2实验二 组合逻辑电路的功能测试 .9实验三 锁存器和触发器的逻辑功能及相互转换 .15实验四 计数、译码、显示电路 .20实验五 寄存器及其应用 .26实验六 随机存取存储器的应用 .30实验七 D/A、A/D 转换器 .42实验八 智力竞赛抢答装置的设计 .492实验一 逻辑门电路的逻辑功能与性能参数测试一、实验目的1熟悉数字万用表、示波器和数字电路基础实验箱的使用；2掌握 TTL 和 CMOS 与门主要参数的测试方法；3了解门电路的电压传输特性的测试方法；4掌握 74LS00 与非门、74LS02 或非门、74136 异或门、 74
2、LS125 三态门和 CC4011 门电路的逻辑功能；5掌握三态门的逻辑功能。二、预习要求1了解 TTL 和 CMOS 与非门主要参数的定义和意义。2熟悉各测试电路，了解测试原理及测试方法。3熟悉 74LS00、74LS02、74136、74LS125 和 CC4011 的外引线排列。4画实验电路和实验数据表格。三、实验原理与参考电路1、TTL 与非门的主要参数TTL 与非门具有较高的工作速度、较强的抗干扰能力、较大的输出幅度和负载能力等优点烟而得到了广泛的应用。（1）输出高电平 ：输出高电平是指与非门有一个以上输入端接地或接低电平时的输出电平值。OHV空载时， 必须大于标准高电平（ ） ，接
3、有拉电流负载时， 将下降。测试 的电OHVSH4.2OHVOHV路如图 1.1 所示。（2）输出低电平 ： OLV输出低电平是指与非门的所有输入端都接高电平时的输出电平值。空载时，图 1.1 VOH 的测试电路图 1.2 VOL 的测试电路3必须低于标准电平（ ） ，接有灌电流负载时， 将上升。测试 的电路如图OLVVSL4.0OLVOLV1.2 所示。（3）输入短路电流 ：输入短路电流 是指被测输入端接地，其余输入端悬空时，由被测输ISIS入端流出的电流。前级输出低电平时，后级门的 就是前级的灌电流负载。一般 1.6mA。测试I IS的电路见图 1.3。IS（4）扇出系数 N：扇出系数 N
4、是指能驱动同类门电路的数目，用以衡量带负载的能力。图 5.4 所示电路能测试输出为低电平时，最大允许负载电流 ，然后求得 。一般 N8 的与非门才被OLIISOLN认为是合格的。图 1.3 IIS 的测试电路 图 1.4 扇出系数 N 的测试电路(b) 测试电路图 1.5 与非门电压传输特性及测试电路(a) 电压传输特性42TTL 与非门的电压传输特性利用电压传输特性不仅能检查和判断 TTL 与非门的好坏，还可以从传输特性上直接读出其主要静态参数，如 、 、 、 、 和 如图 1.5（a）所示 。传输特性的测试电路如图OHVLONFVNHL1.5（b）所示。从图 1.5（a）中可知：开门电平
5、：是保证输出为标准低电平 时，允许的最小输入高电平值。一般 1.8V。ONSL ONV关门电平 ：是保证输出为标准高电平 时，允许的最大输入低电平值。FVHV高电平噪声容限 ：NHONONSH4.2低电平噪声容限 ：LFLF03、与非门的逻辑功能与非门的逻辑功能如表 1.1 所示。4、CMOS 与非门的主要参数（1）输出高电平 OHV输出高电平 是指在规定的电源电压下（例如 12V）下，输出端开路时的输出高电平。通常 VOHVDD。（2）输出低电平 OLV输出低电平 是指在规定的电源电压下（例如 12V）下，输出端开路时的输出低电平。通常 VO0V。和 的测试电路如图 1.6 所示。输入端全部
6、接高电平时测OHVL；将其中任一输入端接地，其余输入端接高电平时测 。L OHV5、CMOS 与非门的电压传输特性CMOS 与非门的电压传输特性是指与非门输出电压 随输入电Ov压 而变化的曲线。这个特性曲线很接近理想的电压传输特性曲线，Iv是目前其它任何逻辑电路都比不上的，该曲线如图 1.7 所示。CMOS与非门电压传输特性曲线测试方法与 TTL 与非门电压传输特性曲线测试方法基本一样。只是将不用的输入端接到电源VDD 上即可，不得悬空。测试 电路如图 1.8 所示。图 1.6 CMOS 与非门测 和 电路OHVL表 1.1 TTL 与非门功能表5从特性曲线上可知，CMOS 与非门输出的高电接
7、近电源电压 VDD，输出低电平接近V 。VT 为CMOS 与非门的转换电压，也称阈值电压，即当输入电压 超过 VT 时，输出为低电平；当输入电压Iv低于 VT 时，输出为高电平如果 T1、T2 的参数完全对称，阈值电压Iv DT21本实验选用的 TTL 与非门为 74LS00，选用的 CMOS 与非门为 CC4011。它们的外引线排列如图 1.9和图 1.10 所示。6、三态门逻辑门的输出有高、低电平、高阻三种状态的门电路。（1）三态门种类按逻辑功能分：三态与非门、三态缓冲门、三态非门、三态与门。按控制模式分：低电平有效的三态门和高电平有效的三态门。（2）三态门逻辑符号图 1.8 CMOS 与
8、非门电压传输特性曲线测试电路图 1.7 CMOS 与非门电压传输特性曲线图 1.9 74LS00 外引线排列 图 1.10 CC4011 外引线排列 6本实验选用的 74LS125，外引线排列如图 1.11 所示。四、实验内容1用数字万用表分别测量 TTL 与非门 74LS00 在带负载和开路两种情况下的输出高电平 和输OHV出低电平 。测试电路如图 1.1 及图 1.2 所示。OLV2测试 TTL 与非门的输入短路电流 ，测试电路如图 1.3 所示。IS3测试与非门为低电平时，允许灌入的最大负载电流 ，然后利用公式求出该与非门的扇出系OLI数 N。测试电路见图 1.4，用万用表直流电压挡测量
9、 ，若 ，则产品合格。然后再用万用V4.0表电流挡测出 ，通过公式计算出扇出系数。OLI4测量 TTL 与非门的电压传输特性曲线。测量电路如图所示。在示波器上用 X-Y 显示方式观察曲线，并用坐标纸描绘出特性曲线，在曲线上标出 、 、 、 ， 计算 和 。 （选OHVLONFVNHLV做）5按 TTL 与非门的真值表逐项验证其逻辑功能。图 1.11 74LS125 外引线排列76验证 74LS02 或非门和 74136 四异或门的逻辑功能（表格自列） 。7验证 74LS125 的逻辑功能。8用数字万用表分别测量 CMOS 与非门 CC4011 在开路情况下的输出高电平 和输出低电平OHV。测试
10、电路如图 1.6 所示。验证 CC4011 的逻辑功能（表格自列） 。OLV9用示波器 X-Y 方式观测和记录 CMOS 与非门的电压传输特性曲线，测试电路如图 1.8 所示。（选做）五、预习报告和实验报告要求1实验目的；2实验仪器与元器件；3画出 74LS00、74LS02、74136、74LS125 和 CC4011 的外引线排列图；4列出实验步骤及内容，并画出实验电路和实验数据表格。以上内容在实验前完成。5测试结果分析及思考题；6体会（总结） 。六、思考题1分析与非门高低电平分别在空载和负载时的电平值有什么特点。2根据测试结果分析所测试的 74LS00 是否合格。3如何将与非门作为非门使
11、用？4TTL 或非门（或门）不用的输入端应如何处理？5TTL 与非门和 CMOS 与非门有何异同点？6、分析 74LS125 是什么三态门，控制端是什么电平有效。7、TTL 与非门和 CMOS 与非门的传输特性有何特点？（选做）七、实验注意事项8TTL 和 CMOS 与非门在使用时有很多不同之处。必须严格遵循：1TTL 与非门对电源电压的稳定性要求较严，只允许在 5V 上有10%的波动。电源电压超过5.5V，易使器件损坏；低于 4.5V 又易导致器件的逻辑功能不能正常。2TTL 与非门不用的输入端不能接低电平。3TTL 与非门的输出端不能直接接+5V 或地，也不能与其它输出端并联。4CMOS
12、门的电源电压为 318V，5CMOS 与非门不用的输入端不能悬空，应按逻辑功能接高电平 VDD 或低电平 VSS。6CMOS 与非门的输出端不允许直接接 VDD 或 VSS。9实验二 组合逻辑电路的功能测试一、实验目的 掌握编码器、译码器、数据选择器、加法器等中规模集成电路的测试方法。二、预习要求1熟悉各测试电路，了解测试原理及测试方法。2熟悉 74LS00、74LS148、74LS04、74LS48、74LS151 、74LS86 及七段显示器的外引线排列。3画实验电路和实验数据表格。三、实验原理1编码、译码和显示电路编码、译码、显示原理电路图 2.1 所示。该电路由 8 线-3 线优先编码
13、器 74LS148、4 线-七线译码器/驱动器 74LS48、反相器 74LS04 和共阴极七段显示器等组成。优先编码器：在优先编码器电路中，允许同时输入两个以上编码信号。不过在设计优先编码器时，已经将所有的输入信号按优先顺序排了队。在同时存在两个或两个以上输入信号时，优先编码器只按优先级高的输入信号编码，优先级低的信号则不起作用。74148 是一个八线-三线优先级编码器。其管脚如图 2.2所示，74148 优先编码器为 16 脚的集成芯片，除电源脚 VCC(16)和 GND(8)外，其余输入、输出脚的作用和脚号如图中所标。其中 I0-I7 为输入信号，Y2,Y1,Y0 为三位二进制编码输出信
14、号，EI 是使能输入端，EO 是使能输出端，S 为片优先编码输出端，其逻辑功能表为 2.1。图 2.1 编码、译码、显示电路原理10译码器：这里所说的译码器是将二进制数译成十进制数的操作。我们选用的 74LS48 是 BCD 码七段译码器兼驱动器。其外引线排列图和功能表分别如图 2.3 和表 2.2 所示。表 2.1 74LS148 逻辑功能表图 2.2 74LS148 管脚图图 2.3 74LS48 引脚排列图1174LS48 具有以下特点：（1）消隐（灭灯）输入 0 时，不论其余输入状态如何，所有输出为零，数码管七段全暗，无BI任何显示。可用来使显示的数码闪烁，或与某一信号同时显示。（2）灯测试（试灯）输入 低电平
