《【2017年整理】数字电路基础实验讲义》由会员分享，可在线阅读，更多相关《【2017年整理】数字电路基础实验讲义（53页珍藏版）》请在金锄头文库上搜索。
1、数字电路与逻辑设计基础实验云南大学信息学院电路实验室二七年三月前 言数字电路与逻辑设计实验作为电子、信息类专业的学科基础课，是一门重要的实践课程，具有很强的实践性。当今，现代电子技术飞速发展，电子系统设计方法、手段日新月异，众所周知，电子系统数字化已经成为电子技术和电子设计发展的必然趋势。为此，我院数字电路与逻辑设计实验课程也进行了相应的教学改革，开展了PLD、CPLD 、 FPGA 等先进的 EDA 教学内容。与此同时，经过多年的实践教学总结和资料积累，我们感到要发展和应用先进电子技术，必须掌握牢固学科基础理论和基础应用，这在电子设计不断推陈出新的时代，更显得尤为重要。本实验指导书是理论教学
2、的延伸，旨在培养和训练学生勤奋进取、严肃认真、理论联系实际的工作作风和科学研究精神。通过本实验课，夯实数字电子技术基础理论的学习，进一步加强基本实验方法和基本实验技能的掌握，为培养锻炼学生的综合能力、创新素质打下坚实的基础。本指导书按照教学大纲的要求编写，在前一版的基础上进行了修订，增减了部分内容，精心设计了 14 个典型的数字电路基础实验范例，基本涵盖了数字电路与逻辑设计课的教学内容。每个实验均给出了实验目的、预习要求、实验原理、内容、步骤和思考题，所有实验均可在纯硬件或 EDA 实验环境中完成。附录部分给出了实验箱的操作使用、实验中所使用到的集成电路管脚图，以及常用逻辑符号对照表，方便学生
3、查阅。限于编者水平有限，加之编写时间仓促，错误和疏漏之处在所难免，真诚希望各位教师和同学提出批评和改进意见。编 者 2007 年 3 月i目 录实验一 数字电路实验基础 .1实验二 集成逻辑门电路的逻辑功能 .5实验三 组合逻辑电路的分析 .7实验四 数据选择器 .10实验五 小规模组合逻辑电路的设计 .14实验六 中规模组合逻辑电路的设计 .15实验七 触发器 .17实验八 同步时序逻辑电路的分析 .20实验九 中规模集成时序逻辑器件的应用 .22实验十 * 同步时序电路的设计 .27实验十一 * 序列信号发生器 .29实验十二 * 脉冲波形的产生和整形电路 .30实验十三 * A/D、D/
4、A 转换器 .33实验十四 * 数字钟 .35附录 A 实验设备及其使用 .39附录 B 常用集成电路外部引脚图 .44附录 C 常用门逻辑符号对照表 .49ii1实验一 数字电路实验基础一、实验目的 掌握实验设备的使用和操作 掌握数字电路实验的一般程序 了解数字集成电路的基本知识二、预习要求复习数字集成电路相关知识及与非门、或非门相关知识三、实验器材 直流稳压电源、数字逻辑电路实验箱、万用表 74LS00、74LS02、74LS48四、实验内容和步骤1、实验数字集成电路的分类及特点目前，常用的中、小规模数字集成电路主要有两类。一类是双极型的，另一类是单极型的。各类当中又有许多不同的产品系列。
5、 双极型双极型数字集成电路以 TTL 电路为主，品种丰富，一般以 74（民用）和 54（军用）为前缀，是数字集成电路的参考标准。其中包含的系列主要有： 标准系列主要产品，速度和功耗处于中等水平 LS 系列主要产品，功耗比标准系列低 S 系列高速型 TTL、功耗大、品种少2 ALS 系列快速、低功耗、品种少 AS 系列S 系列的改进型 单极型单极型数字集成电路以 CMOS 电路为主，主要有 40004500 系列、40H 系列、HC 系列和 HCT 系列。其显著的特点之一是静态功耗非常低，其它方面的表现也相当突出，但速度不如 TTL 集成电路快。TTL 产品和 CMOS 产品的应用都很广泛，具体
6、产品的性能指标可以查阅TTL、CMOS 集成电路各自的产品数据手册。在本实验课程中，我们主要选用 TTL 数字集成电路来进行实验。2、TTL 集成电路使用注意事项 外形及引脚TTL 集成电路的外形封装与引脚分配多种多样，如附录中所示的芯片封装形式为双列直插式（DIP） 。芯片外形封装上有一处豁口标志，在辨认引脚分配时，芯片正面（有芯片型号的一面）面对自己，将此豁口标志朝向左手侧，则芯片下方左起的第一个引脚为芯片的 1 号引脚，其余引脚按序号沿芯片逆时针分布。 电源每片集成电路芯片均需要供电方能正常使用其逻辑功能，供电电源为+5V 单电源。电源正端（+5V）接芯片的 VCC 引脚，电源负端（0V
7、）接芯片的 GND 引脚，两者不允许接反，否则会损坏集成电路芯片。除极少数芯片（如 74LS76）外，绝大多数TTL 集成电路芯片的电源引脚都是对角分布，即 VCC 和 GND 引脚呈左上右下分布。 输出端芯片的输出引脚不允许与+5V 和地直接相连，也不允许连接到逻辑开关上，否则会损坏芯片。但没有使用的输出引脚允许悬空，尽量避免让多余输入端悬空。除 OC门和三态外，不允许将输出端并联使用。3 芯片安装在通电状态下，不允许安装和拔起集成电路芯片。否则极易造成芯片损坏。在使用多个芯片时应当注意芯片的豁口标志朝向一致。 芯片混用问题一般情况下，尽量避免混合使用 TTL 类与 CMOS 类集成电路。如
8、需要混合使用时，必须考虑它们之间的电平匹配及驱动能力问题。碰此种情况时，可以查阅相关资料说明，在此不再赘述。3、输入与输出信号的加载与观察逻辑电路为二值逻辑，取值只有“0” 、 “1”两种情况。对于逻辑电路的输入，用逻辑开关来产生高、低电平，通过导线将开关连接到电路中，即可输入变量的“0” 、“1”取值，原理如图 1-1 所示。对逻辑电路的输出，实验中用两种器件来进行观察：一种器件是发光二极管，原理如图 1-2 所示；当输出为高电平时，发光二极管发光；反之，发光二极管，熄灭。另一种器件是数码显示器，参见附录 B“常见集成电路外部引脚”部分。图 1-1 逻辑开关原理图 图 1-2 逻辑电平显示原
9、理图3、逻辑功能测试分别测试一个与非门和一个或非门的逻辑功能，画出实验逻辑图，并将测试结果4记录在自制的表中。 （提示：与非门芯片的型号为 74LS00，或非门芯片的型号为74LS02。测试时，输入端分别接 2 只逻辑开关，以产生输入变量的组合；输出端接到LED 上作为结果观察。测试结果即为与非逻辑、或非逻辑的真值表。 ）4、显示电路测试按图 1-1 连接逻辑电路，在芯片的输入端上依次加上 00001111 的二进制代码，将相应的电路输出显示结果记录到表 1-1 中。 （试想，实验中为什么需要一块 74LS48芯片呢？不用芯片只接用逻辑开关与数码管相连行不行？）图 1-1 数码显示器测试电路表
10、 1-1 数码显示器测试结果输入 输出D C B A 16 进制数 10 进制数 显示结果（涂黑）0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 051 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1五、思考题 正逻辑情况下，数字电路中的逻辑“1” 、逻辑“0” 、高电平、低电平、VCC、GND、+5V、0V 之间有什么关系？ 数字电路中的正逻辑与负逻辑有什么不同？ 什么是高电平有效和低电平有效？什么是最高有效位和最低有效位？ BCD 码与 8421 码是等同的吗？ 如何
11、将逻辑表达式转化成逻辑电路图或反之？实验二 集成逻辑门电路的逻辑功能一、实验目的 熟悉 TTL 集成逻辑门电路的逻辑功能及其特点 掌握 TTL 集成逻辑门电路逻辑功能的测试方法 熟悉 TTL 集成逻辑门电路之间的逻辑关系二、预习要求 复习与非门、与门、或门、或非门、与或非门、异或门及三态门的逻辑功能 复习逻辑代数以及逻辑表达式之间的转换三、实验器材 直流稳压电源、数字逻辑电路实验箱6 74LS00、74LS02、74LS125四、实验内容和步骤1TTL 门电路无用输入端的处理方法TTL 与非门电路和或非门电路的流行符号如图 2-1 所示，与国家公布的标准符号有一定的区别。图 2-1 “与非”门
12、、 “或非”门电路符号如果要用与非门（74LS00）和或非门（74LS02）分别构成非门（反相器） ，应如何实现？画出实现非逻辑的电路图。如果有多余的输入引脚没有使用，在实验中应如何处理？2用“与非”门构成的基本电路用与非门 74LS00 组成下列门电路，并测试它们的逻辑功能。 ； ； ； ；1X=AB2+3X=A B4+5X=AB+CD把设计的逻辑电路图画出，然后按电路图接线，对所设计的逻辑电路进行测试，并将测试的结果（即真值表）填入自制的表中。3TTL 三态门的逻辑功能测试将 TTL 三态门 74LS125 和与非门 74LS00 按图 2-2 连线，输入端 A、B、 分别接E到 3 个逻
13、辑开关，输出端 Y 接到一个发光二极管。改变控制端 和输入端 A、B 输入信号的高、低电平，观察输出端的输出状态，将结果填入自制的表中，并分析电路的作用原理。7ABCDEFF图 2-2 “三态”门的测试电路 图 2-3 思考题电路五、思考题 若与或非门电路如图 2-3 所示，要实现 功能，多余输入端应如何F=AB+CD处理？ 想要实现“线与”逻辑，应该使用什么样的逻辑门？请画出实现的原理图并加以说明。实验三 组合逻辑电路的分析一、实验目的 熟悉组合逻辑电路的特点及一般分析方法 熟悉中规模集成组合电路编码器、译码器等器件的基本逻辑功能和简单应用二、预习要求 复习组合逻辑电路的分析方法 复习全加器、编码器、译码器三、实验器材 直流稳压电源、数字逻辑实验箱 74LS00、74LS48、74LS51、74LS86、74LS138、74LS1488四、实验内容和步骤1全加器的功能测试将 74LS86（异或门） 、74LS00 和 74LS51（与或非门）按图 3-1 连线。输入端Ai、B i、C i-1分别接 3 个逻辑开关，输出端
