任务三时序逻辑电路及其应用4任意进制计数器

《任务三时序逻辑电路及其应用4任意进制计数器》由会员分享，可在线阅读，更多相关《任务三时序逻辑电路及其应用4任意进制计数器（108页珍藏版）》请在金锄头文库上搜索。

1、,3.1 寄存器 3.2 二进制计数器 3.3 十进制计数器 3.4 任意进制计数器 小结,任务三 时序逻辑电路及其应用,3.1 寄存器 3.2 二进制计数器 3.3 十进制计数器 3.4 任意进制计数器 本章小结,任务三 时序逻辑电路及其应用,3.1.1 数码寄器 将仅仅具有接收数码、储存数码和删除原有数码功能的寄存器称为数码寄存器。寄存器存储数据的位数等于构成它的触发器的个数。,3.1 寄存器,任务三 时序逻辑电路及其应用,电路如图3.1所示,图3四位数码寄存器,任务三 时序逻辑电路及其应用,当接收脉冲CP的上升沿到达时，寄存器接收新的数据，并存入各触发器之中，同时由QQ输出更新后的数据。

2、 寄存器的数据可以保存到下一个CP脉冲的上升沿到来之前。 数码寄存器接收数码时所有代码同时读入，且同时出现在输出端，这种方式称为并行输入、并行输出方式。,任务三 时序逻辑电路及其应用,3.1.2 移位寄存器,1.单向移位寄存器 （1）电路结构 四位单向移位寄存器如图3.2所示,任务三 时序逻辑电路及其应用,图3.2 四位单向移寄存器,任务三 时序逻辑电路及其应用,（2）逻辑功能分析 驱动方程 D0=D D1=Q0 D2=Q1 D3=Q2 状态方程,任务三 时序逻辑电路及其应用, 数据传输 首先将寄存器清零，只要 端有一负脉冲，触发器各输出均为零。 然后在D输入端加入数据信号，设D=1101，从

3、D端自高向低逐位输入1101，D 信号应与CP脉冲相互对应，D 信号先于CP脉冲上升沿到来之前置入D输入端，其工作过程如表3.1所示。,任务三 时序逻辑电路及其应用,由表可以看出，经过四个CP脉冲，1101置入了寄存器.,表3.1 四位单向移位寄存器状态表,任务三 时序逻辑电路及其应用,2.双向移位寄存器 所存数码既可以自低位向高位逐位移动又可以自高位向低位逐位移动的寄存器称为双向移位寄存器。 （1）74LS194的外引线排列与引出端符号 外引线排列如图3.3所示： 图3.3 74LS194外引线排列,任务三 时序逻辑电路及其应用,（2）功能及其说明 74LS194的功能如表3.2所示：,任务

4、三 时序逻辑电路及其应用,表15.2 74LS194功能表,任务三 时序逻辑电路及其应用,（3）应用 利用74LS194组件构成环形计数器。 把寄存器输出端Q3反馈到右移输入端DSR，使DSR=Q3。电路组成如图3.4所示： 图3.4 环型计数器,任务三 时序逻辑电路及其应用,思考题,图3.1是用D触发器组成的数码寄存器，用JK触发器能实现数码寄存吗？如果可以，请画出用JK触发器组成的2位数码寄存器。 什么是高位移位寄存器？什么是低位移位寄存器？二者在串行输入数据时有什么要求？,返回,任务三 时序逻辑电路及其应用,3.2 二进制计数器,3 .2.1 异步二进制计数器 1.电路组成 三位异步二进

5、制加法计数器的电路如图3.5（a）所示 ： 图3.5 (a)逻辑图,任务三 时序逻辑电路及其应用,其结构特点是： 每个JK触发器的JK输入端均为悬空状态，悬空为“1”，即每个触发器是处于计数状态的，每来一个CP脉冲，其状态就翻转一次。每个触发器都接成T触发器。 计数脉冲CP只加到最低位触发器的时钟脉冲输入端，而高一位的触发器则由相邻低位触发器的进位信号触发。因此，各位触发器的翻转不是同时的，状态更新有先有后，FF2、FF3与CP不同步。这是异步计数器的重要特点。,任务三 时序逻辑电路及其应用,2. 逻辑功能分析 电路的波形如图3.5(b)所示。 图3.5 (b)时序图,任务三 时序逻辑电路及其

6、应用,将每个CP脉冲所对应的触发器的状态列于表3.3 表3.3 三位二进制加法计数器状态表,任务三 时序逻辑电路及其应用,由表可以看出，触发器的不同状态是代表了输入计数脉冲的数目。 3.集成异步二进制计数器 型号为74LS393的集成电路是双四位二进制加法计数器。图3.6（a）是它的逻辑电路，图 (b)是它的外引线排列图。,任务三 时序逻辑电路及其应用,图3.6 74LS393电路图,任务三 时序逻辑电路及其应用,（b）外引线图 图3.6 74LS393 电路图,任务三 时序逻辑电路及其应用,由图3.6（a）可以看出，该电路具有构成异步二进制加法计数器的规律，如果将左边计数器最高位的Q端接到右

7、边计数器的计数脉冲输入端，就可以构成八位二进制加法计数器，如图3.7所示。,图3.7 74LS393实现八位二进制加法计数器,任务三 时序逻辑电路及其应用,3.2.2 同步二进制计数器 1.电路组成 三位同步二进制减法计数器的电路如图3.8（a）所示，其中FF3所为最高位，FF1为最低位。,任务三 时序逻辑电路及其应用,图3.8 (a)电路图,任务三 时序逻辑电路及其应用,其结构特点是： 所有触发器的CP脉冲端同时接到一个计数脉冲上。 最低位触发器的JK 端悬空，仍接成T触发器 。同时所有低位触发器的 端相“与”接到高位触发器的输入端J、K上。即：,任务三 时序逻辑电路及其应用,依次类推，第n

8、个触发器JK端的逻辑表达式为：,任务三 时序逻辑电路及其应用,2.逻辑功能分析 电路的波形如图3.8（b）所示。 图3.8 (b)波形图,任务三 时序逻辑电路及其应用,每个CP脉冲所对应的各触发器的状态如表3.4所示。 表3.4三位二进制加法计数器状态表,任务三 时序逻辑电路及其应用,3.集成同步二进制计数器 （1）74LS161的逻辑功能 型号为74LS161的集成计数器是四位同步二进制 加法计数器。其外引线排列及方框图如图3.9所示，逻辑功能如表3.5所示。,任务三 时序逻辑电路及其应用,图3.9 74LS161外引线及方框图,（a） 外引线图,任务三 时序逻辑电路及其应用,图3.9 74

9、LS161外引线及方框图,（b）方框图,任务三 时序逻辑电路及其应用,表3.5 74LS161 功能表,任务三 时序逻辑电路及其应用,表3.5 74LS161 功能表,例15.2,任务三 时序逻辑电路及其应用, 表中第一行说明电路具有异步清零功能。 表中第二行说明电路具有同步置数功能。 表中第三行说明，只有当CTP =CTT =1，CP脉冲上升沿到来时，电路才具有二进制加法计数功能。 表中第四行和第五行说明电路具有保持原状态不变的功能。,任务三 时序逻辑电路及其应用,（2）74LS163的逻辑功能 74LS163 为同步四位二进制加法计数器，其管脚排列及方框图如图3.10所示 ：,（a）外引线

10、排列 （b）方框图 图3.10 74LS161的外引线及方框图,任务三 时序逻辑电路及其应用,74LS163的逻辑功能如表3.6所示。 表3.6 74LS163功能表,任务三 时序逻辑电路及其应用,74LS163的逻辑功能如表3.6所示。 表3.6 74LS163功能表,例15.3,任务三 时序逻辑电路及其应用,分析功能表后，应能回答下列问题： 计数器在什么条件下才能计数，是C上升沿计数，还是C下降沿计数，各输入端应加什么信号？ 电路有无清零功能？如果有，是异步清零，还是同步清零？ 电路有无预置数功能？如果有，是异步置数，还是同步置数？ 电路有无保持功能？如果有，条件是什么？,任务三 时序逻辑

11、电路及其应用,下面将集成计数器的清零置数的种类及对输入端的要求对比于表3.7中 表3.7 集成计数器中清零与置数的输入条件,任务三 时序逻辑电路及其应用,（3）74LS161和74LS163的状态转换图 74LS161和74LS163在计数时的状态转换图如图3.11所示。 图3.11 74LS161及74LS163的计数器状态图,任务三 时序逻辑电路及其应用,（4）集成二进制计数器的级连扩展 利用两片74LS163可以构成八位二进制加法计数器，如图3.12所示。 图3.12 74LS163的级联扩展,任务三 时序逻辑电路及其应用,3.2.3集成二进制计数器型号简介 如表3.8所示,任务三 时序

12、逻辑电路及其应用,表3.8 集成二进制计数器品种介绍,任务三 时序逻辑电路及其应用,思考题,总结异步二进制计数器与同步二进制计数器连接规律，并说明异步二进制计数器与同步二进制计数器在结构上有什么区别？ 怎样读懂集成计数器的功能表？ 利用两片74LS161构成八位二进制计数器。,返回,任务三 时序逻辑电路及其应用,3.3 十进制计数器,3.3.1 异步十进制加法计数器 1.集成计数器74LS290介绍 型号为74LS290的计数器为二五十制计数器，其外引线排列及方框图见图3.13所示。,任务三 时序逻辑电路及其应用,（a）外引线排列图 （b）方框图 图3.13 74LS290的外引线及方框图,任

13、务三 时序逻辑电路及其应用,图3.14(a)是74LS290的逻辑图。图中FF0构成一位二进制计数器，FF1、FF2、FF3构成异步五进制加法计数器 图3.14 （a） 74LS290的逻辑图,任务三 时序逻辑电路及其应用,如果将FF0的Q0端接到FF1的触发脉冲CP端，则构成异步十进制加法计数器，其中输出端的最高位为Q3，最低位为Q0，如图3.14(b)所示。 （b）十进制连接图 图3.14 74LS290的逻辑图,任务三 时序逻辑电路及其应用,74LS290 的逻辑功能如表3.9所示。 表3.9 74LS290功能表,任务三 时序逻辑电路及其应用,74LS290 的逻辑功能如表3.9所示。

14、 表3.9 74LS290功能表,例15.1,任务三 时序逻辑电路及其应用,表中第1行、第2行表示电路的置“0”功能与CP脉冲无关，说明74LS290 具有异步清零功能。 表中第3行、第4行表示电路的置“1”功能也与CP脉冲无关，说明74LS290具有异步置“1”功能。 表中第58行说明：在R01、R02中至少有一个输入端为“0”及S9（1）、S9（2）中至少有一个输入端为“0”的前提下，当CP脉冲的下降沿到来时，该计数器开始计数。,任务三 时序逻辑电路及其应用,在接成十进制计数器时，可得出如图3.15所示的状态转换图及图3.16所示的时序图 图3.15 74LS290构成十进制计数器的状态转

15、换图,任务三 时序逻辑电路及其应用,图3.16 74LS290构成十进制计数器的时序图,任务三 时序逻辑电路及其应用,2. 集成计数器74LS196介绍 74LS196为可预置数的异步二五十进制计数器，其外线排列及方框图如图3.17所示： （a）外引线排列图 （b）方框图 图3.17 74LS196外引线及方框图,任务三 时序逻辑电路及其应用,74LS196的功能如表3.10所示。 表3.10 74LS196功能表,任务三 时序逻辑电路及其应用,74LS196的功能如表3.10所示。 表3.10 74LS196功能表,例15.5,任务三 时序逻辑电路及其应用,表中第一行说明 为低电平时，不管C

16、P脉冲状态如何，各触发器均清零，具有异步清零功能 表中第二行说明计数置入控制端（ ）为低电平时，不管CP0 及CP1状态如何，输出端（Q0 Q3）即可预置成与数据输入端（D0D3）一致的状态，具有异步置数功能。 表中第三行表明当 为高电平时，在CP0、CP1下降沿作用下进行计数操作。 74LS196计数时的状态转换图及时序图与74LS290完全相同。,任务三 时序逻辑电路及其应用,3.计数器的级联扩展 利用两片74LS290可以构成两位十进制计数器，即一百进制计数器。 第1步：将每片的Q0 接到各自的CP1上； 第2步：将低位(个位)片的Q3接到高位(十位)片的CP0 上，便可实现，如图3.18所示。,任务三 时序逻辑电