芯片-制作工艺流程

《芯片-制作工艺流程》由会员分享，可在线阅读，更多相关《芯片-制作工艺流程（10页珍藏版）》请在金锄头文库上搜索。

1、芯片制作工艺流程芯片制作工艺流程 工艺流程 1) 表面清洗 晶圆表面附着一层大约 2um 的 Al2O3 和甘油混合液保护之,在制作前必须进 行化学刻蚀和表面清洗。 2) 初次氧化 有热氧化法生成 SiO2 缓冲层，用来减小后续中 Si3N4 对晶圆的应力 氧化技术 干法氧化 Si(固) + O2 SiO2(固) 湿法氧化 Si(固) +2H2O SiO2(固) + 2H2 干法氧化通常用来形成，栅栅极二氧化硅膜，要求薄，界面能级和固定电荷密度低 的薄膜。干法氧化成膜速度慢于湿法。湿法氧化通常用来形成作为器件隔离用的 比较厚的二氧化硅膜。当 SiO2 膜较薄时，膜厚与时间成正比。SiO2 膜变

2、厚时， 膜厚与时间的平方根成正比。因而，要形成较 厚的 SiO2 膜，需要较长的氧化时 间。SiO2 膜形成的速度取决于经扩散穿过 SiO2 膜到达硅表面的 O2 及 OH 基等氧 化剂的数量的多少。湿法氧化时，因在于 OH 基在 SiO2 膜中的扩散系数比 O2 的 大。氧化反应，Si 表面向深层移动，距离为 SiO2 膜厚的 0.44 倍。因此，不同 厚度的 SiO2 膜，去除后的 Si 表面的深度也不同。SiO2 膜为透明，通过光干涉 来估计膜的厚度。这种干涉色的周期约为 200nm，如果预告知道是几次干涉，就 能正确估计。对其他的透明薄膜，如知道其折射率，也可用公式计算出 (d SiO

3、2) / (d ox) = (n ox) / (n SiO2)。SiO2 膜很薄时，看不到干涉色，但 可利用 Si 的疏水性和 SiO2 的亲水性来判断 SiO2 膜是否存在。也可用干涉膜计 或椭圆仪等测出。 SiO2 和 Si 界面能级密度和固定电荷密度可由 MOS 二极管的电容特性求得。 (100) 面的 Si 的界面能级密度最低，约为 10E+10 - 10E+11/cm 2 .e V -1 数量 级。(100)面时，氧化膜中固定电荷较多，固定电荷密度的大小成为左右阈值的 主要因素。 3) CVD(Chemical Vapor deposition)法沉积一层 Si3N4(Hot CVD

4、 或 LPCVD)。 1 常压 CVD (Normal Pressure CVD) NPCVD 为最简单的 CVD 法，使用于各种领域中。其一般装置是由(1)输送反 应气体至反应炉的载气体精密装置； (2)使反应气体原料气化的反应气体气化室； (3)反应炉；(4)反应后的气体回收装置等所构成。其中中心部分为反应炉，炉的 形式可分为四个种类，这些装置中重点为如何将反应气体均匀送入，故需在反应 气体的流动与基板位置上用心改进。当为水平时，则基板倾斜；当为纵型时，着 反应气体由中心吹出，且使基板夹具回转。而汽缸型亦可同时收容多数基板且使 夹具旋转。为扩散炉型时，在基板的上游加有混和气体使成乱流的装置

5、。 2 低压 CVD (Low Pressure CVD) 此方法是以常压 CVD 为基本，欲改善膜厚与相对阻抗值及生产所创出的方 法。主要特征：(1)由于反应室内压力减少至 10-1000Pa 而反应气体，载气体的 平均自由行程及扩散常数变大， 因此， 基板上的膜厚及相对阻抗分布可大为改善。 反应气体的消耗亦可减少；(2)反应室成扩散炉型，温度控制最为简便，且装置 亦被简化，结果可大幅度改善其可靠性与处理能力(因低气压下，基板容易均匀 加热)，因基可大量装荷而改善其生产性。 3 热 CVD (Hot CVD)/(thermal CVD) 此方法生产性高， 梯状敷层性佳(不管多凹凸不平， 深孔

6、中的表面亦产生反应， 及气体可到达表面而附着薄膜)等，故用途极广。膜生成原理，例如由挥发性金 属卤化物(MX)及金属有机化合物(MR)等在高温中气相化学反应(热分解， 氢还原、 氧化、替换反应等)在基板上形成氮化物、氧化物、碳化物、硅化物、硼化物、 高熔点金属、金属、半导体等薄膜方法。因只在高温下反应故用途被限制，但由 于其可用领域中，则可得致密高纯度物质膜，且附着强度极强，若用心控制，则 可得安定薄膜即可轻易制得触须(短纤维)等，故其应用范围极广。热 CVD 法也可 分成常压和低压。 低压 CVD 适用于同时进行多片基片的处理， 压力一般控制在 0. 25-2.0Torr 之间。作为栅栅电极

7、的多晶硅通常利用 HCVD 法将 SiH4 或 Si2H。气体 热分解（约 650 oC）淀积而成。采用选择氧化进行器件隔离时所使用的氮化硅 薄膜也是用低压 CVD 法，利用氨和 SiH4 或 Si2H6 反应面生成的，作为层间绝缘 的 SiO2 薄膜是用 SiH4 和 O2 在 400 -4500 oC 的温度下形成 SiH4 + O2 -SiO2 + 2H2 或是用 Si(OC2H5)4 (TEOS: tetra ethoxy silanc )和 O2 在 750 oC 左右 的高温下反应生成的， 后者即采用 TEOS 形成的 SiO2 膜具有台阶侧面部被覆性能 好的优点。前者，在淀积的同

8、时导入 PH3 气体，就形成 磷硅玻璃（PSG： phos phor silicate glass）再导入 B2H6 气体就形成 BPSG(borro phosphor silicate glass)膜。这两种薄膜材料，高温下的流动性好，广泛用来作为 表面平坦性好的层间绝缘膜。 4 电浆增强 CVD (Plasma Enhanced CVD) NPCVD 法及 LPCVD 法等皆是被加热或高温的表面上产生化学反应而形成薄 膜。PECVD 是在常压 CVD 或 LPCVD 的反应空间中导入电浆(等离子体)，而使存在 于空间中的气体被活化而可以在更低的温度下制成薄膜。 激发活性物及由电浆中 低速电

9、子与气体撞击而产生。 光 CVD (Photo CVD) PECVD 使薄膜低温化，且又产生如 A-Si 般的半导体元件。但由于薄膜制作中需 考虑： (1)在除去高温(HCVD)及 PECVD 时掺入元件中的各种缺陷(如 PECVD 中带电 粒子撞击而造成的损伤)；(2)不易制作的元件(不纯物剖面)，不希望在后面受到 工程高温处理被破坏，因此希望可于低温中被覆薄膜。PCVD 是解决这此问题的 方法之一。 遇热分解时，因加热使一般分子的并进运动与内部自由度被激发(激 发了分解时不需要的自由度)，相对的，在 PCVD 中，只直接激发分解必须的内 部自由度，并提供活化物促使分解反应。故可望在低温下制

10、成几无损伤的薄膜且 因光的聚焦及扫描可直接描绘细线或蚀刻。 5 MOCVD (l Organic CVD) &分子磊晶成长(Molecular Beam Epitaxy) CVD 技术另一重要的应用为 MOCVD，此技术与 MBE(Molecular Beam Epitax y) 同为：(1)成长极薄的结晶；(2)做多层构造；(3)多元混晶的组成控制；(4) 目标为化合物半导体的量产。此有装置有下列特征：(1)只需有一处加热，装置 构造简单，量产装置容易设计；(2)膜成长速度因气体流量而定，容易控制；(3) 成长结晶特性可由阀的开头与流量控制而定；(4)氧化铝铝等绝缘物上可有磊晶成 长； (5

11、)磊晶成长可有选择， 不会被刻蚀。 相反地亦有： (1)残留不纯物虽已改善， 但其残留程度极高；(2)更希望再进一步改良对结晶厚度的控制；(3)所用反应气 体中具有引火性、发水性，且毒性强的气体极多；(4)原料价格昂贵等缺点。 多层布线间的层间绝缘膜的沉积， 以及最后一道工序的芯片保护膜的沉积必须在 低温下(450 C 以下)下进行，以免损伤铝铝布线。等离子 CVD 法就是为此而发明 的一种方法。 6 外延生长法(LPE) 外延生长法(epitaxial growth)能生长出和单晶衬底的原子排列同样的单晶 薄膜。在双极型集成电路中，为了将衬底和器件区域隔离(电绝缘)，在 P 型衬底 上外延生

12、长 N 型单晶硅层。在 MOS 集成电路中也广泛使用外延生长法，以便容易 地控制器件的尺寸，达到器件的精细化。此时，用外延生长法外延一层杂质浓度 低(约 10 15 cm-3)的供形成的单晶层、衬底则为高浓度的基片，以降低电阻， 达到基极电位稳定的目的。LPE 可以在平面或非平面衬底生长、能获得十分完善 的结构。LPE 可以进行掺杂，形成 n-和 p-型层，设备为通用外延生长设备，生 长温度为 300 oC-900 oC，生长速率为 0.2um-2um/min，厚度 0.5um-100um，外 延层的外貌决定于结晶条件，并直接获得具有绒面结构表面外延层。 4) 涂敷光刻胶 光刻制造过程中，往往

13、需采用 20-30 道光刻工序，现在技术主要采有紫外线(包 括远紫外线)为光源的光刻技术。光刻工序包括翻版图形掩膜制造，硅基片表面 光刻胶的涂敷、预烘、曝光、显影、后烘、腐蚀、以及光刻胶去除等工序。 (1)光刻胶的涂敷 在涂敷光刻胶之前， 将洗净的基片表面涂上附着性增强剂或将基片放在惰性 气体中进行热处理。这样处理是为了增加光刻胶与基片间的粘附能力，防止显影 时光刻胶图形的脱落以及防止湿法腐蚀时产生侧面腐蚀(side etching)。 光刻胶 的涂敷是用转速和旋转时间可自由设定的甩胶机来进行的。首先、用真空吸引法 将基片吸在甩胶机的吸盘上，将具有一定粘度的光刻胶滴在基片的表面，然后以 设定的

14、转速和时间甩胶。由于离心力的作用，光刻胶在基片表面均匀地展开，多 余的光刻胶被甩掉，获得一定厚度的光刻胶膜，光刻胶的膜厚是由光刻胶的粘度 和甩胶的转速来控制。所谓光刻胶，是对光、电子束或 X 线等敏感，具有在显影 液中溶解性的性质，同时具有耐腐蚀性的材料。一般说来，正型胶的分辩率高， 而负型胶具有高感光度以及和下层的粘接性能好等 特点。 光刻工艺精细图形(分 辩率， 清晰度)，以及与其他层的图形有多高的位置吻合精度(套刻精度)来决定， 因此有良好的光刻胶，还要有好的曝光系统。 (2)预烘 (pre bake) 因为涂敷好的光刻胶中含有溶剂， 所以要在 80C 左右的烘箱中在惰性气体环 境下预烘

15、 15-30 分钟，去除光刻胶中的溶剂。 (3)曝光 将高压水银灯的g 线(l=436 nm), i 线(l=365nm)通过掩模照射在光刻胶上， 使光刻胶获得与掩模图形同样的感光图形。根据曝光时掩模的光刻胶的位置关 系，可分为接触式曝光、接近式曝光和投影曝光三种。而投影曝光又可分为等倍 曝光和缩小曝光。缩小曝光的分辩率最高，适宜用作加工，而且对掩模无损伤， 是较常用的技术。缩小曝光将掩模图形缩小为原图形的 1/5-1/10，这种场合的 掩模被称为掩模原版(reticle)。使用透镜的曝光装置，其投影光学系统的清晰 度 R 和焦深 D 分别用下式表示： R=k1 /NA D=k2 /(NA)

16、2 曝光波长 NA 透镜的数值孔径 k1、k2 为与工艺相关的参数，k1(0.6-0.8), k2(0.5) 由此可知：要提高清晰度(R 变小)，必须缩短波长，加大透镜数值孔径。 随着曝光波长的缩短，清晰度得到改善，但是焦深却变短，对光刻胶表面平坦度 提出了更严格的要求，这是一个很大的缺点。通常采用的高压水银灯，还有比高 压水银灯 I-line 波长短的远紫外线准分子激光器(excimer laser, KrF:248nm, ArF:193nm)为曝光光源。为了 解决上述所提到的缺点，用比光的波长更短的 X 线(l=1-10nm)作为曝光光源，技术上有很大的进展，利用 X 线和电子束进行光刻 时，其焦深较深，对表面平坦度没有苛刻的要求。 接近式曝光技术为光罩掩模与基板相互靠近保持较近的间隙(gap)，以 UV 光由 MASK 侧面照射，将图案投射在基板上对光阻进行曝光。一般而言，光罩尺 寸较基板大，所以图案将以 1:1 的大小转印到光阻上，此方法精度较所常用的步 进机(stepper,能输出一定频率和波长的光线)或镜像投影(