《专科《数字逻辑》复习题库及答案》由会员分享，可在线阅读，更多相关《专科《数字逻辑》复习题库及答案（14页珍藏版）》请在金锄头文库上搜索。
1、专科数字逻辑复习题库及答案一、选择题1 和二进制数(1100110111.001)等值的十六进制数学是( )。A.337.2 B.637.2 C.1467.1 D.c37.4 2 是8421BCD码的是（ ） A.1010 B.0101 C.1100 D.1111 3 和二进制码1100对应的格雷码是（ ） A.0011 B.1100 C.1010 D.01014 和逻辑式 相等的式子是( ) A.ABC B.1+BC C.A D.5 若干个具有三态输出的电路输出端接到一点工作时，必须保证（ ）A.任何时候最多只能有一个电路处于三态，其余应处于工作态。B.任何时候最多只能有一个电路处于工作态，
2、其余应处于三态。C.任何时候至少要有两个或三个以上电路处于工作态。D.以上说法都不正确。6 A+B+C+A=（ ） A.A B. C.1 D.A+B+C 7 下列等式不成立的是（ ）A. B.(A+B)(A+C)=A+BC C.AB+AC+BC=AB+BC D. 8A.ABC B.A+B+C C. D. 9 欲对全班53个同学以二进制代码编码表示，最少需要二进制的位数是( )A.5 B.6 C.10 D.5310 一块数据选择器有三个地址输入端，则它的数据输入端应有（ ）。A.3 B.6 C.8 D.111 或非门构成的基本RS触发器，输入端SR的约束条件是（ ）A.SR=0 B.SR=1 C
3、. D.12 在同步方式下，JK触发器的现态Qn = 0，要使Qn+1 = 1，则应使（ ）。A.J=K=0 B.J=0，K=1 C.J=1，K=X D.J=0，K=X13 一个T触发器，在T=1时，来一个时钟脉冲后，则触发器( )。A.保持原态 B.置0 C.置1 D.翻转14 在CP作用下，欲使D触发器具有Qn+1=的功能，其D端应接（ ） A.1 B.0 C. D. 15 一片四位二进制译码器，它的输出函数有（ ）A.1个 B.8个 C.10个 D.16个16 比较两个两位二进制数A=A1A0和B=B1B0，当AB时输出F=1，则F的表达式是（ ）。A. B. C. D. 17 相同计数
4、模的异步计数器和同步计数器相比，一般情况下（ ）A.驱动方程简单 B.使用触发器的个数少 C.工作速度快 D.以上说法都不对18 测得某逻辑门输入A、B和输出F的波形如下图，则F(A，B)的表达式是（ ）A.F=AB B.F=A+B C. D. 19 Moore和Mealy型时序电路的本质区别是（ ）A.没有输入变量 B.当时的输出只和当时电路的状态有关，和当时的输入无关 C.没有输出变量 D.当时的输出只和当时的输入有关，和当时的电路状态无关20 n级触发器构成的环形计数器，其有效循环的状态数为（ ）A.n个 B.2n个 C.2n-1个 D. 2n个21 ROM电路由地址译码器和存储体构成，
5、若译码器有十个地址输入线，则最多可有（ ）个字。A.10 B.102 C.210 D.104 22 74LS160十进制计数器它含有的触发器的个数是（ ）A.1个 B.2个 C.4个 D. 6个23 组合型PLA是由（ ）构成A.与门阵列和或门阵列 B.一个计数器 C.一个或阵列 D.一个寄存器24 TTL与非门的多余脚悬空等效于( )。A. B. C.cc D.Vee25 设计一个8421码加1计数器，至少需要（ ）触发器A.3个 B.4个 C.6个 D.10个26 以下哪一条不是消除竟争冒险的措施（ ）A.接入滤波电路 B.利用触发器 C.加入选通脉冲 D.修改逻辑设计27 主从触发器的触
6、发方式是（ ）A.CP=1 B.CP上升沿 C.CP下降沿 D.分两次处理28 下列说法中，（ ）不是逻辑函数的表示方法。A真值表和逻辑表达式B卡诺图和逻辑图C波形图和状态图29 已知某触发器的特性所示（触发器的输入用A、B表示）。请选择与具有相同功能的逻辑表达式是（ ）。ABCA BQn+1说 明0 0Qn保持0 10置01 01置11 1翻转30 用ROM实现四位二进制码到四位循环码的转换，要求存储器的容量为（ ）。A8 B16 C32 D6431 下列信号中，（ ）是数字信号。 A交流电压 B.开关状态 C.交通灯状态 D.无线电载波32 余3码10001000对应2421码为（ ） A
7、. 01010101 B. 10000101 C. 10111011 D. 1110101133 若逻辑函数，则F和G相与的结果为（ ） A. B. 1 C. D. 034 为实现D触发器转换为T触发器，图所示的虚线框内应是（ ） A. 或非门 B. 与非门 C. 异或门 D. 同或门35 完全确定原始状态表中的五个状态A、B、C、D、E，若有等效对A和B，B和D，C和E，则最简状态表中只含（ ）个状态A.2 B.3 C.1 D.436 下列触发器中，没法约束条件的是（ ） A. 时钟触发器 B. 基本触发器C. 主从触发器 D. 边沿D触发器37 组合逻辑电路输出与输入的关系可用（ ）描述A
8、.真值表 B.状态表 C.状态图 D.逻辑表达式38 实现两个4位二进制数相乘的组合电路，其输入输出端个数应为（ ）A.4入4出 B.8入8出 C.8入4出 D.8入5出39 组合逻辑电路中的险象是由于（ ）引起的A.电路未达到最简 B.电路有多个输出C.电路中的时延 D.逻辑门类型不同40 设计一个五位二进制码的奇偶位发生器，需要（ ）个异或门A.2 B.3 C.4 D.541 下列触发器中，（ ）不可作为同步时序逻辑电路的存储元件。A.基本R-S触发器 B.D触发器C.J-K触发器 D.T触发器42 构造一个模10同步计数器，需要（ ）触发器A.3个 B.4个 C.5个 D.10个43 实
9、现同一功能的Mealy型同步时序电路比Moore型同步时序电路所需要的（ ）A.状态数目更多 B.状态数目更少 C.触发器更多 D.触发器一定更少44 同步时序电路设计中，状态编码采用相邻编码法的目的是（ ）A.减少电路中的触发器 B.提高电路速度C.提高电路可靠性 D.减少电路中的逻辑门45 脉冲异步时序逻辑电路的输入信号可以是（ ）A.模拟信号 B.电平信号C.脉冲信号 D.时钟脉冲信号46 电平异步时序逻辑电路不允许两个或两个以上输入信号（ ）A.同时为0 B.同时为1C.同时改变 D.同时出现47 脉冲异步时序逻辑电路中的存储元件可以采用（ ）A.时钟控制RS触发器 B.D触发器C.基
10、本RS触发器 D.JK触发器48 八路数据选择器应有（ ）个选择控制器A.2 B.3 C.6 D.849 移位寄存器T1194工作在并行数据输入方式时，MAMB取值为（ ）A.00 B.01 C.10 D.1150 半导体存储器（ ）的内容在掉电后会丢失A.MROM B.RAM C.EPROM D.E2PROM51 EPROM是指（ ）A.随机读写存储器 B.只读存储器C.可擦可编程只读存储器 D.电可擦可编程只读存储器52 用PLA进行逻辑设计时，应将逻辑函数表达式变换成（ ）A.异或表达式 B.与非表达式C.最简“与或”表达式 D.标准“或与”表达式53 补码1.1000的真值为（ ）A.+1.1000 B.-1.1000 C.-0.1000 D.-0.000154 下列哪个函数与逻辑函数F= AB不等（ ）A. B. C. D. 55 PROM、PLA、和PAL三种可编程器件中，（ ）是不能编程的A.PROM的或门阵列 B.PAL的与门阵列C.PLA的与门阵列和或门阵列 D.PROM的与门阵列56 下列中规模通用集成电路中，（ ）属于组合逻辑电路A.4位计数器T4193 B.4位并行加法器T693C.4位寄存器T1194 D.4位数据选择器T58057 数字系统中，采用（ ）可以将减法运算转化为加法运算A.原码
