组合数字电路幻灯片

上传人:爱****1 文档编号:929060 上传时间:2017-05-22 格式:PPT 页数:81 大小:2.51MB
返回 下载 相关 举报
组合数字电路幻灯片_第1页
第1页 / 共81页
组合数字电路幻灯片_第2页
第2页 / 共81页
组合数字电路幻灯片_第3页
第3页 / 共81页
组合数字电路幻灯片_第4页
第4页 / 共81页
组合数字电路幻灯片_第5页
第5页 / 共81页
点击查看更多>>
资源描述

《组合数字电路幻灯片》由会员分享,可在线阅读,更多相关《组合数字电路幻灯片(81页珍藏版)》请在金锄头文库上搜索。

1、第三章 组合数字电路,3-2 组合电路的分析,3-3 组合电路的设计,3-4 常用组合集成逻辑电路,3-5 竞争与冒险,3-1 导论,组合逻辑电路的定义,逻辑电路按其功能分为: 组合逻辑电路和时序逻辑电路,电路任一时刻的输出状态只决定于该时刻各输入状态的组合,而与电路的原状态无关。,组合电路就是由门电路组合而成,电路中没有记忆单元,没有反馈通路。,3-1导论,一、数制,在十进制数中,每一位有09十个数码。计数规律:逢十进一。 任意一个十进制数(S)10可以表示为,(S)10=kn-110n-1+kn-210n-2+.+k0100+k-110-1+.+k-m10-m,其中,ki:09十个数码中的

2、任意一个 m、n:正整数,n为整数位数,m为小数位数 10:十进制的基数 10i: 称为第i位的权,1.十进制,【例如】,(2001.9)102103十0102十0101十1100十910-1,在二进制数中,每一位仅有0、1两个数码。计数规律:逢二进一。任意一个二进制数可以表示为,(S)2=kn-12n-1+kn-22n-2+.+k020+k-12-1+k-22-2+.+k-m2-m,2.二进制,其中,ki:只能取0或1 m、n:正整数,n为整数位数,m为小数位数 2:二进制的基数 2i: 称为第i位的权,【例如】(101.101)2=122十021十120十12-1十02-2十12-3,3.

3、八进制,在八进制数中,每一位有07八个数码。计数规律:逢八进一。任意一个八进制数可以表示为,(S)8=kn-18n-1+kn-28n-2+.+k080+k-18-1+k-28-2+.+k-m8-m,其中,ki:07八个数码中的任意一个 m、n:正整数,n为整数位数,m为小数位数 8:八进制的基数 8i: 称为第i 位的权,【例如】(67.73)8=681十780十78-1十38-2,4.十六进制,在十六进制数中,每一位有09、A(10)、B(11)、C(12)、D(13)、E(14)、F(15)十六个数码。计数规律:逢十六进一。任意一个十六进制数可以表示为,(S)16=kn-110n-1+kn

4、-210n-2+.+k0100+k-110-1+k-210-2+.+k-m10-m,其中,ki:09、A、B、C、D、E、F十六个数码中的任意一个。m、n:正整数,n为整数位数,m为小数位数。 16:十六进制的基数;16i: 称为第i位的权,【例如】(8AE6)16=8163十A162十E161十3160,5、不同数制之间的转换,十进制二进制、八进制、十六进制,十进制整数转化成二进制数时,按除2取余方法进行十进制整数转化成八进制数时,按除8取余方法进行十进制整数转化成十六进制数时,按除16取余方法进,【例如】(725)10=(100001101)2 (725)10=(1325)8 (725)1

5、0=(2D5)16,十进制小数转换成二进制数时,按乘2取整的方法进行。十进制小数转换成八进制数时,按乘8取整的方法进行。十进制小数转换成十六进制小数时,按乘16取整的方法 进行。,(0.8125)10=(0.1101)2(0.8125)10=(0.64)8(0.8125)10=(0.CF)16,二进制、 八进制、十六进制转换成十进制,二进制、八进制或十六进制转换成等值的十进制数时,可按权相加的方法进行。,【例如】(1011.01)2=123十022十121十120十02-1十12-2 =8+0+2+1+0+0.25=(11.25)10(167)8=182十681+780=64+48+7=(11

6、9)10(2A.7F)16=2161十10160十716-1十1516-2 =(42.4960937)10,八进制、十六进制与二进制数的转换,一位八进制数表示的数值恰好相当于三位二进制数表示的数值。 一位十六进制数表示的数值恰好相当于四位二进制数表示的数值。 因此彼此之间的转换极为方便:只要从小数点开始,分别向左右展开。,【例如】(67731)8(110 111111 011 001)2 (3AB4)16(0011 1010 1011 0100)2,二、编码,1. 带符号的二进制数的编码,X1=+0.1101011,(真值),X1=0.1101011,(机器数),在数字系统中,表示机器数的方法

7、很多,常用的有原码、反码和补码。,原码,当X0时,X原与X的区别仅在于符号位用0表示;当XB 时, Y1=1 当 A=B 时, Y2=1 当 AB 时, Y3=1 是一位数字比较器,3-3组合逻辑电路设计,(1)根据设计要求,定义输入、输出逻辑变量,并给输 入、输出逻辑变量赋值,即用0和1表示信号的有关 状态;(2)列出真值表;(3)由真值表写出逻辑函数表达式;(4)化简逻辑函数表达式;(5)画出逻辑图;,1、半加器,不考虑低位进位输入,两数码X、Y相加,称半加,2、全加器,被加数、加数以及低位的进位三者相加称为“全加”,真值表,全减器的真值表如何?,全加器,1,1,1,0,1,1,1,0,1

8、,0,0,1,1,1,0,0,1,0,1,0,0,0,0,0,COi,Si,CIi,Bi,Ai,Si=m1+m2+m4+m7,=AiBiCIi,=(AiBi)CIi+AiBi,【例1】,设计一三人表决电路。设计要求:多数赞成通过,反之不通过。并用与非门实现该电路。,1.设定变量:用A、B、C和Y分别表示输入和输出信号;,2.状态赋值: 赞成用1表示,反之用0表示。表决结果用指 示灯表示;灯亮表示1,不亮表示0;,3.列真值表:,4.写逻辑函数表达式并化简:,=AB+AC+BC,5. 画出逻辑图:,【例3】,三层楼房,楼道只有一盏灯。试设计该楼道灯控制电路。要求:在每一层均可控制开关。,A、B、

9、C Y,0 0 0,0,1,0,1 1 1,1,4位串行进位加法器,3-4 常用组合集成逻辑电路,串行进位的延迟级数与位数成正比.考虑设置专用的进位形成电路同时产生各位的进位Cn. 进位输入是由专门的“进位门”综合所有低位的加数、被加数及最低位进位来提供. 称”快速加法器”或”超前进位加法器”,1.四位集成全加器 74LS283,进位的产生:,2.译码器,2.1 最小项译码器74LS138,真值表:,(1) 对三变量可直接使用, 但也可扩展位数,这是由二片74LS138构成的四位二进制码的译码电路。,译码器的扩展,B3,“1”,01234567,89101112131415,2-4线译码器74

10、LS139,输出高电平有效,输出低电平有效,(1) 这是由二片74LS139构成的四位二进制码的译码电路。,【例3】,5片24译码器构成416译码器。,用译码器实现组合逻辑函数,字形显示,2.2 显示译码器,LED连接方式,七段数字显示器分为共阴极和共阳极两种。,共阴极接法,共阳极接法,若采用共阳极LED,显示译码器的输出应为低电平输出有效;若采用共阴极LED,则高电平输出有效。,注意,BCD七段显示译码器74LS48的逻辑图,常用显示译码器,7447(低电平输出有效)7449(高电平输出有效)7448(高电平输出有效,7448的逻辑功能:,如何灭零?,有灭零控制的8位数码显示系统,用7448驱动BS201的连接方法,2.3 编码器,8个输入信号分别用I0I7表示,且高电平有效;输出的三位二进制代码分别用Y0、Y1、Y2表示。,简化编码表,一、 3位二进制编码器,用或门实现的编码器逻辑图,二、集成优先编码器74148(8线-3线),

展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 办公文档 > PPT模板库 > 教育/培训/课件

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号