《组成原理课后习题答案课件》由会员分享，可在线阅读，更多相关《组成原理课后习题答案课件（34页珍藏版）》请在金锄头文库上搜索。
1、课后作业答案,第二章,1. 写出下列各数的原码、反码、补码表示（用8位二进制数）。其中MSB是最高位（又是符号位）LSB是最低位。 (1)-35原=10100011;-35反=11011100 -35补=11011101 (2) 127原= 127反=127补= 01111111； (3) -127 原=11111111； -127反=10000000； -127补=10000001；,4将下列十进制数表示成IEEE754标准的32位浮点规格化数。（2） -27/64 解：27/64=0.011011=1.1011*2-2 E=127-2=125=01111101 则规格化表示为： 1 011
2、11101 10110000000000000000000 =BEC80000H,5.已知X和Y, 用变形补码计算X+Y, 同时指出运算结果是否溢出。 （1）x=11011 y=00011 解：先写出x和y的变形补码再计算它们的和 x补=0011011 y补=0000011 x+y补=x补+y补=0011011 +0000011 0011110 x+y=11110 无溢出。,（2）x=11011 y=-10101 解：先写出x和y的变形补码再计算它们的和 x补=0011011 y补=1101011 x+y补=x补+y补=0011011 +1101011 10000110 x+y=00110 无
3、溢出。,6. 已知X和Y, 用变形补码计算X-Y, 同时指出运算结果是否溢出。 （1）X=11011 Y=-11111 解：先写出x和y的变形补码，再计算它们的差 x补=0011011 y补=1100001 -y补=0011111 x-y补=x补+-y补=0011011 +0011111 = 0111010 运算结果双符号不相等 01为正溢出,（3）X=11011 Y=-10011 解：先写出x和y的变形补码，再计算它们的差 x补=0011011 y补=1101101 -y补=0010011 x-y补=x补+-y补=0011011 +0010011 = 0101110 运算结果双符号不相等 0
4、1为正溢出,7. 用原码阵列乘法器、补码阵列乘法器分别计算XY。 （2）x = -11111 y = - 11011 解：a）带求补器的原码阵列乘法： |x|=11111, |y|= 11011,x * y=01101000101,b）带求补器的补码阵列 x补 = 100001, y补 = 100101 乘积符号位单独运算110 尾数部分算前求补输出X11111，y11011,（算后的符号为正，不需要求补），得：x*y=01101000101,x * y=01101000101,8用原码阵列除法器计算xy。（先乘一个比例因子变成小数） （2）X=-01011 ，Y=11001 解：符号位 Sf
5、 = 10 = 1，去掉符号位后： |y|补 = 0011001, -|y|补=1100111, |x|补=01011,9设阶码3位，尾数6位，按浮点运算方法，完成下列取值的x+y,x-y运算。 （1）x = 2-011 * 0.100101 y = 2-010 *（- 0.011110） 解：设两数均以补码表示，阶码采用双符号位，尾数采用单符号位，则它们的浮点表示分别为：x浮=11 101,0.100101 y浮=11 110,1.100010 求和：(1)求阶差并对阶 E=Ex-Ey=Ex补-Ey补=Ex补+-Ey补=11 101 + 00 010 =11 111 即E为-1，x阶码小，应
6、使Mx右移1位，Ex加1，x浮=11 110,0.010010(1) (2)尾数求和 ： 00.010010(1) + 11.100010 11.110100(1) (3)规格化 可见尾数运算结果的符号位与最高位相同，应执行左规格化处理，每左移尾数两次，相应阶码减2，所以结果尾数为1010010，阶码为11 100 (4)舍入处理 ,对本题不需要。 (5)判溢出阶码两符号位为11，不溢出，故最后结果为x浮+y浮=11 100，1.010010 真值为2-100*(-0.101110) 求差：(2)尾数求差 00.010010(1) + 00.011110 00.110000(1) x浮y浮=1
7、1 110，0.110001 真值为2-110*0.110001,10.设数的阶码为3位，尾数6位，用浮点运算方法，计算下列各式 （1）（23 13/16）24 （9/16） 解：Ex = 0011, Mx = 0.110100 Ey = 0100, My = -0.100100 Ez = Ex+Ey = 0111 |Mx|*|My| 0. 1 1 0 1 * 0. 1 0 0 1 0 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 1 1 0 1 0 0 0 0 0 0 0 1 1 1 0 1 0 1 向左规格化： = 26 *（-0.1110101）,11、某加法器进位链小组信
8、号为C4 C3 C2 C1 ，低位来的进位信号为C0 ，请分另按下述两种方法写出C4 C3 C2 C1 逻辑表达式： （1）串行进位方式 （2）并行进位方式 解： (1)串行进位方式 C1 = G1+P1C0 其中：G1 = A1B1 P1 = A1B1（A1B1也对） C2 = G2+P2C1 G2 = A2B2 P2 = A2B2 C3 = G3+P3C2 G3 = A3B3 P3 = A3B3 C4 = G4+P4C3 G4 = A4B4 P4 = A4B4 (2)并行进位方式 C1 = G1+P1C0 C2 = G2+P2G1+P2P1C0 C3 = G3+P3G2+P3P2G1+P3
9、P2P1C0 C4 = G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0,第三章,1有一个具有20位地址和32位字长的存储器，问： （1） 该存储器能存储多少个字节的信息？ （2） 如果存储器由512K8位SRAM芯片组成，需要多少芯片？ （3） 需要多少位地址作芯片选择？ 解：（1） 220= 1M， 该存储器能存储的信息为：1M32/8=4MB （2）（1000/512）（32/8）= 8（片） （3） 需要1位地址作为芯片选择。,2已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M*8位的DRAM芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问
10、； (1) 若每个内存条为16M*64位，共需几个内存条? (2) 每个内存条内共有多少DRAM芯片? (3) 主存共需多少DRAM芯片? CPU如何选择各内存条? 解：(1). 共需内存条数为m： m= 226224 =4 (个) (2). 每个内存条内有DRAM芯片数为n: n=(16/4) (64/8)=32 (片) (3) 主存共需DRAM芯片为：324=128 (片) 每个内存条有16片DRAM芯片，容量为16M64位，需24根地址线(A23A0)完成内存条内存储单元寻址。一共有4个内存条，采用2根高位地址线(A25A24)，通过2：4译码器译码产生片选信号对各模块板进行选择。,3用
11、16K*8位的DRAM芯片构成64K*32位存储器，要求： (1) 画出该存储器的组成逻辑框图。 (2) 设存储器读/写周期为0.5S，CPU在1S内至少要访问一次。试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解：（1）组成64K32位存储器需存储芯片数为 N=（64K/16K）（32位/8位）=16（片） 每4片组成16K32位的存储区，有A13-A0作为片内地址，用A15、A14经2：4译码器产生片选信号 ，逻辑框图为：,(2)根据已知条件，CPU在1us内至少访存一次，而整个存储器的平均读/写周期为0.5us， 假定16K
12、*8位的DRAM芯片用128*1024矩阵存储元构成，如果采用集中刷新，有64us的刷新死时间，肯定不行；如果采用分散刷新，则每1us只能访存一次，也不行。 所以采用异步式刷新方式。刷新时只对128行进行异步方式刷新，则刷新间隔为2ms/128 = 15.625us，可取刷新信号周期大约为15.5us,则两次刷新的最大时间间隔为15.5(S) 对全部存储单元刷新一遍所需实际刷新时间为 t0.5128=64(S) (注意假设的刷新时间不能大于0.5S）,4有一个1024K*32位的存储器，由128K*8位的DRAM芯片构成。问： (1) 总共需要多少DRAM芯片? (2) 设计此存储体组成框图。
13、 (3) 采用异步刷新方式，如单元刷新间隔不超过8ms，则刷新信号周期是多少? 解：(1),(2),(3)如果选择一个行地址进行刷新，刷新地址为A0-A8，因此这一行上的2048个 存储元同时进行刷新，即在8ms内进行512个周期。刷新方式可采用：在8ms中 进行512次刷新操作的集中刷新方式，或按8ms/512 = 15.5us刷新一次的异步刷 新方式。,7某机器中，已知配有一个地址空间为0000H-3FFFH的ROM区域。现在再用一个RAM芯片(8K8)形成40K16位的RAM区域，起始地址为6000H,假定RAM芯片有 和 信号控制端。CPU的地址总线为A15-A0，数据总线为D15-D
14、0，控制信号为 (读/写)， (访存)，要求： （1） 画出地址译码方案。 （2） 将ROM与RAM同CPU连接。 解：（1）依题意，主存地址空间分布如右图所示，可选用2片27128(16K8位)的EPROM作为ROM区；10片的8K8位RAM片组成40K16位的RAM区。ROM需14位片内地址，而RAM需13位片内地址，故可用A15-A13三位高地址经译码产生片选信号,方案如下:,8设存储器容量为64M，字长为64位，模块数m=8，分别用顺序和交叉方式进行组织。存储周期T100ns，数据总线宽度为64位，总线传送周期=50ns。求：顺序存储器和交叉存储器的带宽各是多少? 解：顺序存储器和交叉
15、存储器连续读出m = 8个字的信息总量都是：q = 64位*8 = 512位 顺序存储器和交叉存储器连续读出8个字所需的时间分别是： t1 = mT = 8*100ns = 8*10-7s 顺序存储器和交叉存储器的带宽分别是：,9CPU执行一段程序时，cache完成存取的次数为2420次，主存完成存取的次数为80次，已知cache存储周期为40ns，主存存储周期为240ns，求cache主存系统的效率和平均访问时间。 解：cache的命中率 主存慢于cache的倍率 cache/主存系统效率e为 平均访问时间Ta为,10已知cache存储周期40ns，主存存储周期200ns，cache主存系统平均访问时间为50ns，求cache的命中率是多少? 解：已知cache主存系统平均访问时间ta=50ns，而ta = h*tc+(1-h)*tm； 所以 h*tc+tm-h*tm=50ns , (tc-tm)*h=50-tm h=(50-tm)/(tc-tm)=(50-200)/(40-200)=150/160=93.75%,第四章,4.指令格式结构如下所示，试
