《EDA技术实用教程 第2版 教学课件 ppt 作者 李洋第3章PLD（改）》由会员分享，可在线阅读，更多相关《EDA技术实用教程 第2版 教学课件 ppt 作者 李洋第3章PLD（改）（84页珍藏版）》请在金锄头文库上搜索。
1、1,3.1 可编程逻辑器件概述 3.2 可编程逻辑器件的硬件结构 3.3 FPGA和CPLD的开发应用选择 3.4 在系统可编程(ISP)逻辑器件,内容提要,第3章 可编程逻辑器件,2,1. PLD的概念? 可编程逻辑器件(简称PLD: Programmable Logic Device)是一种由用户编程以实现某种逻辑功能的新型逻辑器件。 它即是一种供用户根据自己的要求来构造逻辑功能的数字集成电路。一般可利用计算机辅助设计，即用原理图、状态机、硬件描述语言（VHDL）等方法来表示设计思想，经过一系列编译或转换程序，生成相应的目标文件，再由编程器或下载电缆将设计文件配置到目标器件（即是PLD）中
2、。 这时的PLD就可作为满足用户要求的专用集成电路使用了。也就是说，电子工程师们可在现场自行研制自己所要求的电路 或电子系统。,3.1 可编程逻辑器件PLD概述,第3章 可编程逻辑器件,3,2. PLD的发展进程?,第3章 可编程逻辑器件,4,（1） PLD的分类?,只介绍按集成度来分的情况， PLD一般可分为两大类器件，如下图示。,第3章 可编程逻辑器件,5, 低密度LDPLD也称简单SPLD？,低密度LDPLD通常是指那些集成度小于1000门的PLD。,下面将对低密度LDPLD情况再分别说明。,第3章 可编程逻辑器件,6,1与阵列固定，或阵列可编程： 可编程只读存储器PROM或可擦除编程只
3、读存储器EPROM,低密度LDPLD基本结构大致相同，根据与或阵列是否可编程分为三类：,2与阵列，或阵列均可编程： 可编程逻辑阵列PLA,3与阵列可编程，或阵列固定： 可编程阵列逻辑PAL、通用阵列逻辑GAL,第3章 可编程逻辑器件,0 0 0,0 0 1,0 1 0,1 1 1,连接点编程时，需画一个叉。,全译码,1可编程只读存储器PROM：与阵列固定，或阵列可编程,8,PROM的优点：对于较少的输入信号组成的与阵列固定、或阵列可编程的器件中，可以很方便地实现任意组合逻辑函数。价格低、易于编程，没有布局布线的问题，性能完全可以预测。,PROM的不足：由于输入变量的增加会引起存储容量的急剧上升
4、，只能用于简单组合电路的编程。而且当输入的数目太大时，器件的功耗增加，而巨大的阵列开关时间也会导致其速度缓慢。且采用熔丝结构，一次性编程使用。 不可重写、不可擦除。,可编程只读存储器PROM（Programmble Read Only Memory）优缺点的比较：,第3章 可编程逻辑器件,9,实际上，大多数组合逻辑函数的最小项不超过40个，使得PROM芯片的面积利用率不高，功耗增加。,为解决这一问题，考虑与阵列也设计成可编程形式来实现组合逻辑，由这一设想发明了可编程逻辑阵列（PLA）。,第3章 可编程逻辑器件,10,可编程逻辑阵列器件PLA（Programmable Logic Array)优
5、缺点的比较：,PLA的优点：从结构图可知，PLA是根据需要产生乘积项，从而减小了阵列的规模； PLA实现逻辑函数时，运用简化后的最简与或式；用PLA设计电路具有节省存储单元的优点。而且由于“与阵列”可编程，不存在PROM中由于输入增加而导致规模增加的问题。,PLA的不足：仍采用熔丝结构，一次性编程使用。软件算法复杂，编程后器件运行速度慢，只能在小规模逻辑电路上应用。 PLA制作工艺复杂，并且不具备优秀的软件开发工具的支持，而且速度慢和相对PROM、PAL而言高得多的价格。,以后又发明了性能价格比更加良好的器件可编程阵列逻辑PAL。,妨碍了PLA被广泛使用！,第3章 可编程逻辑器件,3. 与编程
6、、或固定：代表器件PAL（Programmable Array Logic） 和GAL（Generic Array Logic）。,在这种结构中，或阵列固定若干个乘积项输出。,每个交叉点都可编程。,F1,F1为两个乘积项之和。,12,可编程阵列逻辑器件PAL（Programmable Array Logic)优缺点的比较：,PAL的优点：“与阵列”的编程特性使输入项可以增多，而固定的“或阵列”又使器件简化。这种结构为大多数逻辑函数提供了较高级的性能，为PLD进一步的发展奠定了基础。而且PAL工作速度较高。,PAL的不足：器件利用率低，很多的的与门都参与运作，它的寄存器的数目与输入/输出引线端子
7、有关，使设计灵活性又受到限制。而且由于其集成密度不高、编程不够灵活，且只能一次编程，很难胜任功能较复杂的电路与系统。修改电路需要更换整个PAL器件，成本太高。现在，PAL已被GAL所取代。,第3章 可编程逻辑器件,GAL和PAL在结构上的区别见下图：,适当地 为OLMC进 行编程， GAL就可以 在功能上代 替前面讨论 过的PAL各 种类型及其 派生类型。,通用阵列逻辑器件GAL（Generic Array Logic）是继PAL之后具有较高性能的PLD，和PAL相比，具有以下特点：,有较高的通用性和灵活性：它的每个逻辑宏单元可以根据 需要任意组态，既可实现组合电路，又可实现时序电路。为逻辑设
8、计提供了较大的灵活性。,(2) 100可编程：GAL采用浮栅编程技术，使与阵列以及逻 辑宏单元可以反复编程，当编程或逻辑设计有错时，可 以擦除重新编程、反复修改，直到得到正确的结果，因 而每个芯片可100编程。,(3) 100%可测试：GAL的宏单元接成时序状态，可以通过测 试软件对它们的状态进行预置，从而可以随意将电路置 于某一状态，以缩短测试过程，保证电路在编程以后， 对编程结果100可测。,(4) 高性能的E2COMS工艺：GAL具有高速度、低功耗的特 点，并且编程数据可保存20年以上。,正是由于这些良好的特性，使GAL器件成为数字系统设计的初期理想器件。,GAL器件仍然存在着以下问题：
9、,时钟必须共用；,或的乘积项最多只有8个；,GAL器件规模小，达不到单片内集成一个数字系统的要求；,尽管GAL器件有加密的功能，但随着解密技术的发展，对于这种阵列规模小的可编程逻辑器件解密已不是难题。,总结各种低密度PLD的结构特点如下表示,17,低密度PLD的致命缺点是其集成规模太小，一片低密度PLD通常只能代替24片中规模集成电路。很难满足复杂系统规模和性能的要求。所以低密度PLD器件基本已被淘汰。现在的PLD以大规模、超大规模集成电路工艺制造的CPLD、FPGA为主。,那么比低密度PLD高级的高密度PLD情况又如何呢？,第3章 可编程逻辑器件,18,FPGA（Field Programm
10、able Gate Array） 现场可编程门阵列 CPLD（Complex Programmable Logic Device） 复杂可编程逻辑器件,目前主要有两大类型:,第3章 可编程逻辑器件,19,国际上生产PLD的主流公司，并且在国内占有市场份额较大的主要是Xilinx，Altera，Lattice三家公司。,第3章 可编程逻辑器件,3. PLD的典型产品?,1）Altera公司提供的通用PLD系列产品的主要性能见下表。, 代表产品是该系列中密度最大或速度最快的一种。,2）Xilinx公司在1985年推出了世界第一块现场可编程门阵列（FPGA）器件，后又推出许多品种，其中还有三个CPL
11、D系列产品：XC7200、XC7300和XC9500。它提供的通用PLD系列产品的主要性能见下表。,3）Lattice公司成立于1983年，发明了GAL器件。 Latice公司目前的器件主要有六个系列：pLSI/ispLSI l000、pLSI/ispLSI 2000、pLSI/ispLSI 3000、pLSI/ispLSI 5000、pLSI/ispLSI 6000和pLSI/ispLSI 8000系列，见下表。, ispLSI 6000* 器件包含816寄存器/计数器模块和4KB存储器模块。,23,3.2.1 PLD的基本结构?,第3章 可编程逻辑器件,3.2 可编程逻辑器件的硬件结构？,
12、可编程逻辑器件PLD最早是根据数字电子系统组成基本单元-门电路可编程来实现的，任何组合电路都可用与门和或门组成，时序电路可用组合电路加上存储单元来实现。早期PLD就是用（可编程的）与阵列和（可编程的）或阵列组成的。, PLD的基本结构就是由输入电路、与阵列、或阵列、输出电路四部分功能电路组成。,24,1. PLD的基本结构?,可编程逻辑器件PLD最早是根据数字电子系统组成基本单元-门电路可编程来实现的，任何组合电路都可用与门和或门组成，时序电路可用组合电路加上存储单元来实现。早期PLD就是用（可编程的）与阵列和（可编程的）或阵列组成的。, PLD的基本结构?, PLD的基本结构就是由输入电路、
13、与阵列、或阵列、输出电路四部分功能电路组成。,第3章 可编程逻辑器件,25,任何组合逻辑函数均可化为“与或式”，从而用“与门或门”二级电路实现，而任何时序电路又都是由组合电路加上存储元件（触发器、寄存器）构成的，因而PLD的这种结构对数字电路具有普遍的意义。,第3章 可编程逻辑器件,F2=B+C+D,PLD的逻辑符号表示方法,1. 输入缓冲器表示方法,2. 与门和或门的表示方法,固定连接,编程连接,F1=ABC,PLD具有较大的与或阵列，逻辑图 的画法与传统的画法有所不同。,接入PLD内部的与或阵列输入缓冲器电路 一般采用互补结构。,27,下图列出了“与”连接的三种特殊情况:,1.输入全编程，
14、输出为0。,2.也可简单地对应的与门中画叉，因此E=D。,3.乘积项与任何输入信号都没有接通，相当与门输出为1。,28,下图给出最简单的PROM电路图，右图是左图的简化形式。,实现的函数为：,固定连接点 （与）,编程连接点 （或）,，,，,29,复杂可编程逻辑器件CPLD （Complex PLD）出现在20世纪80年代末。一般把限定采用EPROM（紫外线可擦除电可编程只读存储器）结构实现较大规模（集成规模1000门以上）的PLD称为CPLD 。,1.CPLD如何定义?,注：这里所谓的“门”是指等效门（Equivalent Gate），每个等效门相当于4只晶体管。（Altera公司用可使用门来
15、衡量，每个可使用门约等于2只等效门）,第3章 可编程逻辑器件,3.2.2 复杂可编程逻辑器件(CPLD),30,CPLD即以逻辑宏单元为基础，加上内部的与或阵列和外围的I/O模块。,CPLD的基本结构一般由可编程逻辑阵列块（LAB- Logic Array Block ） 、可编程I/O控制块和可编程内部连线阵列（PIA- Programmable Interconnect Array ）三大部分组成。以Altera公司生产的EPM7128S为例，介绍CPLD基本结构。,2.CPLD（Complex PLD）的基本结构？,第3章 可编程逻辑器件,芯片EPM7128S是Altera公司生产的高密
16、度、高性能CMOS可编程逻辑器件之一，下图是PLCC封装84端子的引脚图。,64个 I/O引脚,芯片EPM7128S的内部结构,下图是EPM7128S器件结构图：由8个相似的逻辑阵列块（Logic Array Block,LAB）、一个可编程内连矩阵（PIA）和多个输入/输出控制块(I/O Block)组成。,33,MAX系列CPLD的内部结构主要是由若干个通过PIA互连的逻辑阵列块LAB组成，LAB不仅通过PIA互连，而且还通过PIA和全局总线连接起来，全局总线又和PLD的所有专用输入引脚、I/O引脚及宏单元馈入信号相连，这样，LAB就和输入信号、I/O引脚及反馈信号连接在一起。对于MAX7128S而言，每个LAB的输入信号有：通用逻辑输入信号32个，全局控制信号，从I/O引脚到寄存器的直接输入。每个逻辑阵列块LAB又是由16个逻辑宏单元组成的阵列。,说明
