《数字电子技术 第2版 教学课件 作者 曾晓宏 《数字电子技术》第2版单元自测题答案》由会员分享，可在线阅读，更多相关《数字电子技术 第2版 教学课件 作者 曾晓宏 《数字电子技术》第2版单元自测题答案（12页珍藏版）》请在金锄头文库上搜索。
1、第1章单元测试题一填空题 1 44310, 1BB8421BCD 2 10000.0012=10.216 3代入，反演、对偶4=AB5.逻辑表达式、逻辑电路图、波形图、真值表6. 1, A, , (A+B)(A+C)7. A, 8 9. 与门、或门、非门10. 1.4V，3.6V，0.3V11. 高电平、低电平、高阻状态12.电平转换，线与、接口电路13.民用产品系列，低功耗肖特基类，与非门序号14.+4.5V+5.5V，318V15.可以，不并联二化简题 1. 解： Y= 2解3解：由Y(A,B,C)=m(1,3,4,5,7)画出卡诺图如下图所示 由卡诺图可化简函数Y为 三.画图题解：、和的
2、波形图如下图所示：2.解：和波形图如下图所示：四综合题 1.解：的真值表如下表所示，其逻辑图如下图所示。 的真值表ABCY00000010010001111001101111011111 的逻辑题 的波形图 2解：由逻辑图写出逻辑表达式为 将其化简为五简答题1解：当OC门的输出端并联时，相当于在输出端加了一个与门，最终实现与逻辑功能，称为“线与”。OC门因外加的RL能起限流作用，可以将输出端并联起来，并具有新的特性，如图1-44所示。当所有的OC门输出都是高电平时，电路的总输出为高电平，而当任一个OC门输出为低电平时，总电路的输出为低电平。其逻辑表达式为RLOC门的线与2.解：处理CMOS门电
3、路的多余输入端，首先应考虑电路Ri很高这一特点。此外，与TTL电路相同的是多余输入端处理后，应不影响使用端的逻辑功能。 对于CMOS与非门，为保证使用端不受影响，应保持多余输入端处于高电平、接正电源电压，不能接电阻和悬空。 对于CMOS或非门，不使用的的输入端应处于低电平，即多余输入端应接地、接低电平，不能悬空和接电阻。第2章单元测试题一填空（每空1分，共15分）1.低电平，任意值，优先级别高的信号。 2.逆，部分，全。3.各输入信号，无关。 4.高电平，高电平，低电平，低电平，共阴极，74LS48，74LS49二选择题（每小题3分，共18分） 1.D 2.A 3.B 4.D 5.D 6.A三
4、画图（第1题24分，第2题13分）1. 解：（1） 结合3线-8线译码器74LS138,将变量、分别接地址端、 则上式为 可由译码器74LS138和与非门实现逻辑函数，如图（a）所示。 （2）结合3线-8线译码器74LS138,将变量、分别接地址端、 则上式为 可由译码器74LS138和与非门实现逻辑函数，如图（b）所示。 （a） （b）2.解： 而8选1数据选择器74LS151输出表达式为 设,、则有：画出连线图如下图所示：四简答（每小题10分，共30分）解：1.组合逻辑电路的表达方式有：逻辑表达式、逻辑电路图、逻辑真值表、卡诺图和波形图。2.译码器的功能：译码是编码的逆过程，将二进制代码翻
5、译成相应的信号输出称为译码，实现译码的逻辑电路称为译码器。译码器是典型的组合逻辑电路，也是数字系统中应用广泛的数字部件，例如对数字系统中的存储单元进行数据（信息）存取时，需通过地址译码器的输出选通对应的存储单元才能实现。3.显示译码器的功能:为了将结果或数据以十进制的形式显示，以方便直接读取数据或信息，显示译码器和数码显示器配合完成这项工作。能够将输入二十进制代码以十进制数显示所需要的转换电路称为显示译码器。用其来驱动数码显示器件。第3章单元测试题一填空题（每空1分，共17分）1.真值表，特性方程，波形图，状态转换图。2.复位，置位，低，Q3.置1，置0，保持。电平，边沿，主从4.空翻，CP电
6、平，同步RS触发器。二选择题（每小题3分，共30分）1.C 2.C 3.B 4.A 5.A 6.D 7.A 8.A 9.C 10.B三判断题（每小题2分，共16分）1. 2. 3. 4. 5. 6. 7. 8.四画图题（第1题14分，第2题9分，共23分）1解：图3-36电路图中，假设触发器的初始状态为0，则根据已知条件得到,且CP上升沿有效，其波形图如下图所示。图 3-36 画图题图1图3-37电路图中，假设触发器的初始状态为0，则根据已知条件得到,且在CP下降沿有效，其波形图如下图所示。图 3-37 画图题图22.根据要求和分析画出Q的波形（设Q的初态为0）如下图所示。五分析判断题（10分
7、）解：（a）图中，J=K=A=1，则，具有翻转功能。 （b）图中，不具有翻转功能。 （c）图中，不具有翻转功能。 （d）图中，具有翻转功能。第4章单元测试题一填空题（每空1分，共9分）1.反馈回路，组合逻辑电路，存储单元 2.同步，异步 3. 6,124.同步，异步二选择题（每小题3分，共30分）1.D 2.A 3.B 4.D 5.A 6.A 7.A 8.D 9.B 10.D三判断题（每小题2分，共16分）1. 2. 3. 4. 5. 6. 7. 8.四分析题（每小题11分，共22分）解：1.观察两个JK触发器共用一个CP时钟信号，所以这是一个同步时序逻辑电路。（1）求各类方程：输出方程： 驱
8、动方程： 、， 状态方程：将表示每个触发器输入信号的方程，代入到触发器的特征方程：中，即可得到对应的状态方程如下：（2）列出状态转换表： 求得如下表所示的状态转换真值表如下表所示。状态转换真值表现态 次态0010100101001100（3）画出状态转换图： （4）画出时序图：如图下图所示。图4-5 例4-1时序图通过以上分析可知该电路为3进制减法计数器。2.观察两个JK触发器共用一个CP时钟信号，所以这是一个同步时序逻辑电路。（1）求各类方程：输出方程： 驱动方程： 、， 状态方程：将表示每个触发器输入信号的方程，代入到触发器的特征方程：中，即可得到对应的状态方程如下：（2）列出状态转换表：
9、 求得如下表所示的状态转换真值表。状态转换真值表现态 次态0001011010001100（3）画出状态转换图和波形图如下图所示： 通过以上分析可知该电路为3进制加法计数器。五综合设计题（每小题12分，共24分）1.解：利用74LS161的异步清零端和同步置数端都可以实现七进制计数器。方法一：利用异步清零法实现则，,画出由74LS161构成七进制计数器的连线图如下图（a）所示： （a）异步清零法 （b）同步置数法方法二：利用同步置数法实现则，,画出由74LS161构成七进制计数器的连线图如上图（b）所示：2解：（a）图的状态转换图如下图所示： 由状态转换图可知该图为8进制加法计数器 （b）图的
10、状态转换图如下图所示： 由状态转换图可知该图为5进制加法计数器第5章单元测试题一填空题（每空2分，共20分）1. 0，2,1,1,2,0 2.整形，定时，延时3.矩形波，低电平，1.1RC，变换 4.多谐5.电路产生，波形整形 6.7电容 8. 1V 9.低电平 二选择题（每小题2分，共24分）1.B 2.B 3.A 4.D 5.C 6.C 7.D 8.D 9.C 10.A 11.B 12.B三判断题（每小题1分，共16分）1.2. 3. 4. 5. 6. 7. 8.四分析计算题（共40分）1解：（1）555定时器构成单稳态触发器。 （2）画出与相应的和的波形，如图（b）所示。 （3）输出脉冲
11、的宽度 2解：由555定时器构成的多谐振荡器的振荡周期为 3解：555定时器的、组成多谐振荡器，端输入电压控制振荡器是否工作。开关S通断瞬间，振荡器处于工作状态，输出矩形脉冲信号，扬声器发生，即门铃响；随后电容通过放电，下降，当时，使输出=0，振荡器停振，扬声器不发声。（1）根据电路分析得到扬声器的响铃时间为（2）门铃声的响铃频率为4.解：（1）555（1）构成单稳态触发器，555（2）构成多谐振荡器工作原理：门铃按钮S按下时555（1）第2脚产生负跳变，555（1）构成单稳态触发器进入暂稳态，其3脚输出高电平，555（2）构成的多谐振荡器工作。维持时间后555（1）3脚输出由1变0,555（
12、2）第4脚为0，多谐振荡器停止工作，喇叭停止发声。（2）改变电路中、的参数，可改变单稳态触发器的暂稳态时间，从而改变响铃持续时间。(3)改变电路中、的参数，可改变多谐振荡器的振荡频率，从而改变响铃的音调高低。第6章单元测试题一填空题（每空1分，共15分）1.模拟，数字；数字，模拟 2.数/模转换器，模/数转换器 3.，0.000003V4.取样、保持、量化、编码 5.直接，间接，间接二选择题（每小题3分，共30分）1.B 2.A 3.B 4.C 5.C 6.B 7.D 8.D 9.C 10.D三判断题（每小题2分，共16分）1. 2. 3. 4. 5. 6. 7. 8.四计算题（共39分）1.解：根据双积分A/D转换器的工作原理得到 （1）输出数字量，其中，则2。 （2）采样时间 比较时间 最小周期时间 则转换器的工作频率为 2.解：根据T型电阻网络D/A转换器的工作原理可知 最小输出模拟电压为 当n=4时，最小输出电压为当n=8时，最小输出电压为可见，这种D/A转换器最小输出电压的绝对值与成正比。第7章单元测试题一填空题（每空1分，共21分）1.存储矩阵，地址译码器，输出缓冲器，只读ROM，PROM,EPROM；地址译码器，存储矩阵读/写控制电路。2.存储单元 3.读出数据，写入数据；读，不会丢失。4.PROM，PLA，PLA，固定，输出电路。
