《数字电子技术第三版课件4.课题3半导体存储器和可编程逻辑器件》由会员分享，可在线阅读，更多相关《数字电子技术第三版课件4.课题3半导体存储器和可编程逻辑器件（112页珍藏版）》请在金锄头文库上搜索。
1、课题3 半导体存储器和可编程逻辑器件,31概述 32半导体存储器 33 可编程逻辑器件 34综合设计秒表电路 本章小结,31概述,半导体存储器几乎是当今数字系统中不可缺少的组成部分，它可用来存储大量的二值数据。它不仅可以存储文字的编码数据，而且可以存储声音和图像的编码数据。,另一类70年代后期发展起来的功能特殊的大规模集成电路可编程逻辑器件。,可编程逻辑器件（PLD）较好地解决了以上问题，并在工业控制、信号处理和产品开发等方面得到了广泛的应用。该类器件具有结构灵活、集成度高、处理速度快和可行性高等优点，而且可实现硬件设计软件化。 利用复杂可编程逻辑器件设计一个实用电路秒表电路，如图3-1所示。
2、,图3-1 秒表电路图,32半导体存储器,只读存储器（Read-Only Memory，简称ROM）,半导体存储器分二类：,随机存储器（Random Access Memory，简称RAM）,321随机存储器（RAM）,随机存储器也叫读/写存储器，简称RAM。RAM用于存储可随时更换的数据，可以随时从给定地址码的存储单元读出（输出）数据或写入（输入）新数据。,静态存储器（简称SRAM） 动态存储器（简称DRAM）。,根据所采用存储单元工作原理的不同，可分为,RAM靠存储电路的状态存储数据0或者1，故断电后RAM的存储数据丢失。,1RAM的基本结构 一般而言，存储器由存储矩阵、地址译码器和读/写
3、控制电路（也叫输入/输出电路）三部分组成，如图3-2所示，由此看出进出存储器有3类信号线，即地址线、数据线和控制线。 （1）存储矩阵 存储矩阵由许多存储单元排列成行列矩阵结构，每个存储单元存储1位二进制数据（0或1）。存储器以字为单位组织内部结构，1个字含有若干个存储单元。1个字中所含的位数称为字长。,图3-2 RAM电路的基本结构,例如，一个容量为2564(256个字，每字4位)的存储器，有1024个存储单元，这些单元可以排成32行32列的矩阵形式，如图3-3所示。图中每行有32个存储单元，每4列存储单元连接在相同的列地址译码线上，组成一个字列，由此看出每行可存储8个字，每个字列可储存32个
4、字。每根行地址选择线选中一行，每根列地址选择线选中一个字列。因此，图示阵列有32根行地址选择线和8根列地址选择线。,图3-3 2564 RAM存储矩阵,（2）地址译码 地址译码器实现地址的选择。在大容量的存储器中，通常采用双译码结构，即将输入地址分为行地址和列地址两部分，分别由行、列地址译码电路译码。行、列地址译码电路的输出作为存储矩阵的行、列地址选择线，由它们共同确定欲选择的地址单元。,对于图3-3所示的存储矩阵，256个字需要8位二进制地址码(A7A0)。地址译码有多种形式。例如，可以将地址码A7A0的低5位A4A0作为行地址，经过5线-12线译码电路，产生32根行地址选择线，地址码的高3
5、位A7A5作为列译码输入，产生8根列地址选择线。只有被行地址选择线和列地址选择线同时选中的单元，才能被访问。,（3）输入输出控制电路 输入输出控制电路用来控制存储器内部数据与外部进行交换的过程。图3-4给出了一个简单的输入输出控制电路。为了便于控制，电路不仅有读/写控制信号，还有片选控制信号。当片选信号有效时，芯片被选中，可以进行读/写操作，否则芯片不工作，内部数据线与端口引脚隔离。片选信号仅解决芯片是否工作的的问题，而芯片的读、写操作则由读/写控制信号决定。,图3-4 输入输出控制电路,2RAM的操作与定时 为了保证存储器准确无误地工作，加到存储器的地址、数据和控制信号必须遵守几个时间边界条
6、件，下面以静态RAM为例加以说明。 图3-5(a)示出了读出过程的定时关系。读出过程操作如下：,欲读取单元的地址信号加到存储器的地址输入端； 加入有效的片选信号； 在线上加高电平，经过一段延时后，所选择单元的内容出现在I/O端； 让片选信号无效，I/O端呈高阻态，本次读出结束。,将欲写入单元的地址信号加到存储器的地址输入端； 在片选信号端加上有效逻辑电平，使RAM工作； 将待写入的数据加到数据输入端； 在线上加入低电平，进入写工作状态； 使片选信号无效，数据输入线回到高阻状态，本次写入结束。,写操作的定时波形如图3-5 (b)所示。写操作过程如下：,3RAM存储容量的扩展 在数字系统或计算机中
7、，单个存储器芯片往往不能满足存储容量的要求，因此，在实际使用时，可以把多个单片RAM进行组合扩展成大容量存储器。扩展存储容量的方法可以通过增加位数和字数来实现。存储器的字通常用K、M和G为倍率，其中1K=210=1024，1M=220=1024K，1G=230=1024M。,（1） RAM的位（字长）扩展 当所用单片RAM的位数不够时，就要进行位扩展。,位扩展可以利用芯片的并联方式实现，即将RAM的地址线、读/写控制线和片选信号对应地并联在一起，而各个芯片的输入/输出端作为扩展后存储系统的字的位线。,例如用4片4K4位的RAM，扩展成一个4K16位的RAM，如图3-6所示。,图3-6 RAM的
8、位扩展,（2）RAM的字扩展 字扩展就是把几片相同RAM的数据线、读/写控制线并接在一起作为共用输入输出端（即位不变），把地址线加以扩展，用扩展的地址线去控制各片RAM的片选线。地址线需扩展几位，依字扩展的倍数决定。,例如将RAM扩展成2倍，则增加1位地址线；如将RAM扩展成4倍，则增加2位地址线，依此类推。字扩展通常的方法是将增加的地址线经过一级译码后，再去控制各个存储器芯片的片选。例如用4片8K8位的RAM扩展成32K4位的存储器，则要增加2位地址线，这时需要一个2线-4线译码器，用译码器的4个输出分别控制4片RAM的片选端，如图3-7所示。,图3-7 RAM的字扩展,（3）当RAM的位和
9、字都需要提高时，一般是先进行位扩展，然后再进行字扩展。例如用4片4K4位的RAM，扩展成一个8K8位的RAM，如图3-8所示。,图3-8 RAM的位、字同时扩展,4RAM示例 （1）MCM6264 MCM6264是8K8位的SRAM。该芯片采用20引脚塑料双列直插封装，单电源+5V供电。图3-9 给出了它的逻辑结构框图和引脚排列图，表3-1为功能表。由于容量为8K8位=213 8位，所以MCM6264有l 3根地址线A0A12和8根数据线DQ0DQ7。另外还有4根控制线：写允许 ，输出允许 ，片选 和 。,(a) MCM6264的逻辑结构图 (b) 引脚排列图 图3-9 MCM6264的逻辑结
10、构框图和引脚排列图,表3-1 MCM6264的功能表,PD41256是256K1位的DRAM芯片。PD41256逻辑结构框图如图3-10所示，它具有独立的数据输入、输出线，9根地址线，18位地址分两次输入。芯片内部设有行、列两个地址锁存器，分别用于锁存行、列地址。行、列地址先后由行地址选通RAS和列地址选通CAS信号控制，送入各自的锁存器。此外，PD41256没有单独的片选控制信号，片选工作由RAS提供。芯片内部还设有时钟发生器，用于产生内部时钟信号，这些时钟信号控制芯片的读、写和刷新等操作。时钟发生器受RAS和CAS制约。,（2）PD41256,(a) PD41256的逻辑结构图 (b) 引
11、脚排列图 图3-10 PD41256的逻辑结构框图和引脚排列图,322只读存储器（ROM）,只读存储器用于存储不可随时更改的固定数据。数据经一定方法写入（存入）存储器后，就只能读出数据不能随时写入新数据。数据可长期保存。,只读存储器中又有固定ROM、可编程ROM（Programmable Read-Only Memory，简称PROM）和可擦除可编程ROM（Erasable Programmable Read-Only Memory，简称EPROM）等。,ROM靠电路物理结构存储数据， 故断电后数据仍能保存，不会丢失。,1固定只读存储器 固定ROM又称为掩模ROM，这种ROM在制造时，生产厂家
12、利用掩膜技术把数据写入存储器，一旦ROM制成，其存储的数据也就固定不变了。,ROM主要由三部分组成：存储矩阵、地址译码器和输出缓冲器。,图3-11为一个44位的MOS ROM电路。ROM中存储的数据列成数据表见表3-2。,图3-11 44位的MOS ROM电路,表3-2 ROM 存储的数据,2可编程只读存储器 可编程ROM又可以分为： 一次可编程PROM(Programmable Read-Only Memory的缩写)和可擦除可编程ROM。 可擦除可编程ROM中的数据可以擦除重写，擦除方式有两种，一种是用紫外线照射擦除，一种是用电擦除。紫外线照射擦除的ROM称为EPROM，电擦除的有E2PR
13、OM和快闪存储器两种。,（1）PROM 设计人员在研发数字电路新产品时，往往希望能尽快按自己的设计方案形成ROM。这样，就产生了PROM，以满足这种需求。,PROM也是由存储矩阵、地址译码器和输出电路这三部分组成。,与ROM不同的是，在PROM存储矩阵的行、列交汇处都制作了存储单元，即在出厂时每个存储单元都存入了数据1。用户可以根据自己的设计方案对电路进行写0修改编程。,图3-12是一个168位PROM的结构原理图，存储矩阵中的存储单元是由一只三极管和串联在发射极的快速熔丝组成。熔丝用很细的低熔点合金丝或者多晶硅导线制成。在写入数据时只要设法将需要存入0的存储单元中的熔丝烧断就行了。数码写入要
14、通过专用或通用编程器来实现。由于熔丝烧断后不能恢复，因此，PROM只能改写一次。,图3-12 168位PROM的结构原理图,(2) EPROM EPROM是用电的方法写入数据和用紫外线照射擦除数据的。目前采用叠栅注入MOS管（Stacked-gate avalanche Injection MOS，简称SIMOS管）制作EPROM的存储单元，它的结构示意图和符号如图3-13所示。它是一个N沟道增强型的MOS管，有两个重叠的栅极控制栅Gc和浮置栅Gf。控制栅GC用于控制读出和写入，浮置栅Gf用于长期保存注入的电荷。,图3-13 SIMOS管的结构示意图和符号,在写入数据前，浮置栅是不带电的，在漏
15、-源之间加上较高的电压（+20+25V），使漏极和衬底之间的PN结发生雪崩击穿，产生大量的高能电子。这些电子穿过SiO2层堆积在浮置栅上，形成注入电荷，从而使浮栅带有负电荷，相当于写入了1，未注入电荷的相当于存入了0。断电后，由于注入到浮置栅上的电荷没有放电通路，故可以长久保存（+125下，70%电荷可保存10年）。,（3）E2 PROM 虽然用紫外线使EPROM具备了可擦除重写的功能，但擦除操作复杂，擦除速度很慢。为了克服这些缺点，又研制了可以用电信号擦除的可编程ROM，这就是通常所说的E2PROM。 在E2PROM也是采用浮栅技术生产的可编程存储器，构成其存储单元的MOS管（Floatin
16、g-gate Tunnel Oxide，简称Flotox管）的结构及符号如图3-14所示。,图3-14 Flotox管的结构和符号,（4）快闪存储器（Flash Memory） 快闪存储器既吸收了EPROM结构简单、编程可靠的优点，又保留了E2PROM用隧道效应擦除的快捷特性，而且集成度可以做得很高。 快闪存储器存储单元的MOS管结构与SIMOS管类似，主要区别在于浮栅到P型衬底间的氧化绝缘层比SIMOS管的更薄。这样，可以通过在源极上加一正电压，使浮栅放电，擦除写入的数据。一般整片擦除只需要几秒钟，不像EPROM那样需要照射1 5到20分钟。,3ROM的应用,图3-15给出了一个用ROM实现的十进制数码显示电路。图中8421BCD码接至ROM的地址输入线A0A3，ROM的七根数据线D1D7依次接到七段数码显示器的ag端。这样，地址单元0000的内容对应七段数码0，1001的
