数字电路问题解答

《数字电路问题解答》由会员分享，可在线阅读，更多相关《数字电路问题解答（6页珍藏版）》请在金锄头文库上搜索。

1、1什么是数字信号？什么是模拟信号？ 答：数字信号：电压或电流在幅度上和时间上都是离散、突变的信号。模拟信号：电压或电流的幅度随时间连续变化。2在数字逻辑电路中为什么采用二进制？ 答：由于二进制数中的0和1与开关电路中的两个状态对应，因此，二进制数在数字电路中应用十分广泛。二进制只有0和1两个数码，可分别表示数字信号的高电平和低电平，使得数字电路结构简单，抗干扰能力强，便于集成化，通用性强。3二进制数如何转变为八进制数和十六进制数？ 答：二进制数转换为八进制数的方法是：整数部分从低位开始，每3位二进制数为一组，最后一组不足3位时，则在高位加0补足3位为止；小数点后的二进制数则从高位开始，每3位二

2、进制数为一组，最后一组不足3位时，则在低位加0补足3位，然后用对应的八进制数来代替，再按原顺序排列写出对应的八进制数。二进制数转换为十六进制数的方法与上述方法类似，只是每4位二进制数为一组。48421码和8421BCD码有什么区别？答：所谓BCD码是将十进制数的09十个数字用4位二进制数表示的代码，而8421BCD码是取4位自然二进制数的前10种组合，即0000（0）1001（9），从高位到低位的权值分别为8、4、2、1。而8421码仅表示权值分别为8、4、2、1的四位二进制代码。并不一定是表示十进制数，仅仅是一种代码，可用任意的意义。5为什么格雷码是可靠性代码？ 答：格雷码为无权码，特点是任

3、意两组相邻的格雷码之间只有一位不同，其余各位都相同，且0和最大数之间也具有这一特征，是一种循环码。它的这个特点使它在传输和形成过程中引起的错误很少。6利用反演规则和对偶规则进行变换时，应注意哪些问题？ 答：反演规则应注意：运算符号的优先顺序；原、反变量互换时，只对单个变量有效，而对于与非、或非等长非号则保持不变。对偶规则：同样要注意运算符号的优先顺序，同时，所有变量上的非号都保持不变。7常见逻辑函数有哪几种表示方法？ 答：真值表、逻辑函数式、逻辑图、卡诺图和时序波形图。8什么是相邻项？它有哪些特性？ 答：相邻项指：只有一个变量互为反变量，其余变量都相同的两个最小项。两个相邻项可进行合并，合并的

4、结果为两个相邻项中的共有变量，消去一个互反变量。9数字电路与模拟电路相比有哪些特点？ 答：（1）电路结构简单，便于集成化。（2）工作可靠。抗干扰能力强。（3）数字信号便于长期保存和加密。（4）数字集成电路产品系列全，通用性强，成本低。（5）数字电路不仅能完成数值运算，而且还能进行逻辑判断。10卡诺图化简逻辑函数时，画包围圈的原则是什么？ 答：1）每个包围圈内相邻1方格的个数一定是2n个方格，n=0,1,2,3,2）同一个1方格可以被不同的包围圈重复包围多次，但新增加的包围圈中必须有原先没有被圈过的1方格。3）包围圈中相邻1方格的个数尽量多。4）包围圈的个数尽量少。11用卡诺图化简逻辑函数时，一

5、个包围圈能包围6个1方格吗？ 答：不能。每个包围圈内相邻1方格的个数一定是2n个方格，n=0,1,2,3,，因为卡诺图化简逻辑函数的重要依据是：卡诺图中最小项在几何位置相邻同时也逻辑相邻12由真值表如何写逻辑函数标准与或表达式？答：先将使得输出为逻辑1的输入变量用与组合来表示（变量取值为1用原变量表示，取0用反变量表示），再将这些与组合进行逻辑加，即根据真值表得到了逻辑函数的标准与或表达式。13什么是相邻项？它有哪些特性？答：相邻项指：只有一个变量互为反变量，其余变量都相同的两个最小项。两个相邻项可进行合并，合并的结果为两个相邻项中的共有变量，（消去一个互非变量）。14什么是真值表？ 答：描述

6、逻辑函数输入变量的所有取值组合和对应输出函数值排列成的表格称为真值表。15逻辑函数式有哪几种表示形式？ 答：通常有以下五种形式：与或表达式、与非与非表达式、或与表达式、或非或非表达式、与或非表达式。16最小项的定义是什么？它有哪些性质？ 答：在逻辑函数中，如果一个与项（乘积项）包含该逻辑函数的全部变量，且每个变量或以原变量或以反变量只出现一次，则该与项称为最小项。对于n个变量的逻辑函数共有2n个最小项。最小项性质：（1）对于变量的任一组取值，只有一个最小项的值为1。（2）不同的最小项，使其值为1的那组变量取值也不同。（3）对于变量的同一组取值，任意两个最小项逻辑与的结果为0。（4）对于变量的同

7、一组取值，全部最小项逻辑或的结果为1。17求逻辑函数的反函数有哪几种方法？ 答：一种是直接利用逻辑代数中的基本定律和公式求反函数；一种是用反演规则来求；还可以通过真值表来求。18为什么TTL与非门的多余输入端不能接地？为什么TTL或非门的输入端不能接高电平VCC或悬空？ 答：TTL与非门的多余输入端接地变使得与非门关闭，输出恒定为高电平。 而TTL或非门的输如端接高电平或悬空，使得或非门恒定输出为0，或非门被关闭。因此，不能这样接。19为什么CMOS门电路闲置输入端不允许悬空？ 答：CMOS闲置输入端不允许悬空，以免拾取脉冲干扰。20如将CMOS与非门、或非门和异或门作反相器使用，输入端应如何

8、连接？答：与非门和异或门闲置输入端接高电平或悬空；或非门闲置输入端接地（低电平）便能作非门使用。21二极管产生反向恢复时间的原因是什么？它对开关速度有何影响？ 答：二极管产生反向恢复时间trr的原因是：二极管在正向导通时，P区的多数载流子空穴大量流入N区，N区的多数载流子电子大量流入P区，在P区和N区分别存储了大量的存储电荷。当二极管两端电压跃变为负值时，上述存储电荷不会立刻消失，在反向电压的作用下形成了较大的反向电流。随着存储电荷的不断消散，反向电流也随之减少，最终二极管转为截止。 22CT74LS系列TTL与非门输入端的输入端悬空属于逻辑1吗？答：为逻辑1。23三态输出与非门的逻辑功能，它

9、有什么特点和用途？ 答：三态输出与非门，EN为使能端，当EN高电平有效时：EN=1时，输出和输入之间是与非逻辑关系，电路处于工作状态；EN=0时，输出Y现高阻状态，即处于悬浮态。 三态输出门的应用：用三态输出门构成单向总线、用三态输出门构成双向总24为什么一般TTL与非门不能用来实现线与，而OC门可用来实现线与？答：TTL与非门输出为推拉式输出电路结构，它们的输出端不能并联使用。如果一个门的输出是高电平而另一个的输出是低电平，则输出端并联以后必然有很大的负载电流同时流过这两个门的输出级，这个电流的数值将远远超过正常工作电流，可能使门电路损坏。因此，不能用来实现线与。而OC门外为集电极开路结构，

10、在工作时需要外接负载电阻和电源。将两个OC结构与非门输出端并联，便不会有电流过大损坏管子的问题。25在CMOS与非门和或非门的实际集成电路中，其输入级和输出级为什么要用反相器？ 答：门电路的输入端和输出端加了缓冲级后，其输出的高电平和低电平都不会受输入状态的影响，其电气特性和反向器相同。因为，CMOS反向器的电气特性和好，如电压传输特性好，噪声容限高，功耗低等。26使用CMOS数字集成电路时应注意哪些问题？ 答：(1)注意不同系列 CMOS 电路允许的电源电压范围不同，一般多用 + 5 V。电源电压越高，抗干扰能力也越强。 (2)闲置输入端的处理：不允许悬空。可与使用输入端并联使用。但这样会增

11、大输入电容，使速度下降，因此工作频率高时不宜这样用。27OC门有什么特点和用途？ 答：集电极开路与非门（OC门），工作时，需在输出端Y和VCC之间外接一个负载电阻RL，其逻辑功能和TTL与非门相似，所不同的是，它输出的高电平不是3.6V，而是电源电压VCC（5V）。 它的用途是：实现线与逻辑、电平转换和驱动发光二极管等28组合逻辑电路的分析步骤？ 答：（1）根据给定的逻辑电路写出输出逻辑函数表达式。必要时，可用卡诺图或代数法进行化简，求出最简逻辑函数式。（2）根据逻辑函数式列出真值表。（3）根据真值表或化简的逻辑函数式说明电路的逻辑功能。29半加器全加器的区别是什么？答：只考虑本位两个二进制数

12、相加，而不考虑来自低位进位数相加的运算电路称为半加器。将两个多位二进制数相加时，除考虑本位两个二进制数相加外，还应考虑相邻低位来的进位数相加的运算电路，称为全加器。区别是，全加器要考虑邻低位来的进位数。30优先编码器？它是否存在编码信号间的相互排斥？ 答：在优先编码器中，允许多个输入信号同时请求编码，电路对其中一个优先级别最高的信号进行编码。）。不存在信号间的相互排斥，多个编码信号可以同时发出编码请求，但优先级别高的编码信号排斥低级别的，电路对其中一个优先级别最高的编码。31如何判别组合逻辑电路是否存在冒险？常用消除冒险的方法有哪几种？ 答：组合逻辑电路是否存在冒险可用代数法和卡诺图法进行判断

13、。消除冒险的方法有修改逻辑设计、输出端并联滤波电容、引入选通脉冲等。32二进制译码器、二十进制译码器、显示译码器三者之间有哪些主要区别？ 答：二进制译码器：对于n个输入变量，有2n个输出，且每个输出都是输入变量的最小项。又叫全译码器，可用来实现单输出或多输出的任意逻辑函数。二十进制译码器：将输入的二进制代码翻译成09十个对应信号输出的逻辑电路。即仅有十个输出。显示译码器输入的一般为二十进制代码，输出信号用来驱动显示器，如4线7段译码器等33为什么说二进制译码器很适合用于实现多输出逻辑函数？ 答：二进制译码器又叫全译码器，即输出为全部最小项，且每个输出为一个最小项，而任一逻辑函数都可变换为最小项

14、表达式。因此，用译码器实现逻辑函数时，用门电路将有关最小项进行综合，即能很方便地实现多输出逻辑函数。34什么叫超前进位加法器？和串行进位加法器相比，它的运算速度为什么会提高？ 答：超前进位加法器指：电路进行二进制加法运算时，通过快速进位电路同时产生除最低位全加器外的其余所有全加器的进位信号，无需再由低位到高位逐位传递进位信号，从而消除了串行进位加法器逐位传递进位信号的时间，提高了加法器的运算速度。35什么是同步时序逻辑电路？什么是异步时序逻辑电路? 答：（1）同步时序逻辑电路：电路中所有触发器（存储电路）状态的变更发生在同一时钟的同一时刻。（2）异步时序逻辑电路：电路中所有触发器（存储电路）状

15、态的变更不都发生在同一时钟的同一时刻。36主从触发器和边沿触发器的工作各有哪些特点? 答：主从触发器由分别工作在时钟脉冲 CP 不同时段的主触发器和从触发器构成，通常只能在 CP 下降沿时刻状态发生翻转，而在 CP 其它时刻保持状态不变。它虽然克服了空翻，但对输入信号仍有限制。边沿触发器只能在 CP 上升沿(或下降沿)时刻接收输入信号，其状态只能在 CP 上升沿(或下降沿)时刻发生翻转。它应用范围广、可靠性高、抗干扰能力强。37如何检查设计出来的同步时序逻辑电路能否自启动? 答：将偏离状态逐个代入状态方程中进行运算后得到次态（或直接从卡诺图看出），若偏离状态的次态为有效循环中的任一状态，则电路可以自启动，若偏离状态的次态不是有效循环中的状态，则电路不能自启动。38什么是并行输入和并行输出?什么是串行输入和串行输出? 答：在CP脉冲的作用下，将输入信号D0-Dn并行存入到各级触发器中，称为并行输入。在并行输出指令脉冲的作用下，从寄存器各Q端或输出与门的输出端同时得到Q0-Qn信号，称为并行输出。在移位脉冲的作用下，从寄存器串行输入端输入串行数码称为串行输入。在移位脉冲的作用下，从寄存器输出端得到串行数码称为串行输出。39分析时序逻辑电路有哪些步骤？