《吉大2012通信自动化数电课件汇总吉大通信自动化数电课件—第四章组合逻辑电路—jldream》由会员分享，可在线阅读，更多相关《吉大2012通信自动化数电课件汇总吉大通信自动化数电课件—第四章组合逻辑电路—jldream（57页珍藏版）》请在金锄头文库上搜索。
1、第四章 组合逻辑电路,教学内容,组合逻辑电路的分析和设计方法 常用组合逻辑电路 组合逻辑电路的竞争冒险现象,本章重点,1.组合逻辑电路的分析与设计方法 2.常用组合逻辑模块的使用,一、组合逻辑电路的特点 从功能上 从电路结构上,任意时刻的输出仅 取决于该时刻的输入,不含记忆（存储）元件，仅由各种门电路组成。,4.1 概述,组合逻辑电路的框图,二、逻辑功能的描述 逻辑图、逻辑函数式、逻辑真值表,4.2 组合逻辑电路的分析和设计方法,4.2.1 组合逻辑电路的分析方法,逻辑电路图,写出逻辑表达式,步骤：,化简,说明功能,列真值表,逻辑图,逻辑表达式,1,1,最简与或表达式,化简,2,2,从输入到输
2、出逐级写出,3,真值表,3,4,电路的逻辑功能,当输入A、B、C中有2个或3个为1时，输出Y为1，否则输出Y为0。这个电路实际上是一种3人表决用的组合电路：只要有2票或3票同意，表决就通过。,4,0,0,0,1,0,1,1,1,解：,由真值表知：该电路可用来判别输入的4位二进制数数值的范围。,4.2.2 组合逻辑电路的设计方法,根据实际逻辑问题,最简单逻辑电路,设 计,步骤：,采用SSI,采用MSI,采用PLD,解:取红、黄、绿三盏灯分别用R、A、G表示，设灯亮为“1”，不亮为“0”；故障信号为输出变量用Z表示，规定正常为“0”，不正常为“1”。,2、写逻辑函数式,设计一个交通信号灯的控制电路
3、，每组信号由红、黄、绿三盏灯组成。正常情况下，任何时刻只有一盏灯亮，出现故障，控制电路发出故障信号。,3、化简,4、画逻辑图,用与非门实现,用与或非门实现,4.3 若干常用的组合逻辑电路,4.3.1 编码器,编码：用二进制代码来表示某一信息（文字、数字、符号）的过程。 实现编码操作的电路称为编码器。,一、二进制编码器,输入端：2n 输出端：n,普通编码器,3位二进制（8线3线）编码器真值表,被编信号高电平有效,普通编码器:正常工作时只允许输入一个编码信号，不允许同时输入两个以上的编码输入信号，否则输出将出现错误状态。 优先编码器:同时有两个以上的编码输入信号时，只对其中优先权最高的一个进行编码
4、。,原码输出,任何时刻只允许输入一个编码信号，否则输出将发生混乱。,利用无关项化简，得：,优先编码器,8线3线优先编码器74LS148逻辑图,负逻辑非门强调 低电平作为输入信号,使能输入端 低电平有效,编码输入,编码输出,选通输出端,扩展输出端,用于扩展编码功能,输入、输出均以低电平作为有效信号,例：试用两片74LS148组成16线4线优先编码器。,优先权最高, 均无信号时，才允许对 输入信号编码。,(1)片处于编码状态 (2)片被封锁,(2)片处于编码状态,总结：无论是多少片编码器扩展，高优先级控制低优先级，为的是都要保证在任意时刻只有一片编码器工作在译码状态。,二、二十进制编码器,输入端1
5、0 个 输出端4个 也称10线4线编码器,集成10线-4线优先编码器,输入输出均低电平有效,4.3.2 译码器,译码：将二进制代码翻译成对应的输出信号的过程.译码是编码的逆过程. 实现译码操作的电路称为译码器。,常用的译码器有:二进制译码器、二十进制译码器、显示译码器,一、二进制译码器,输入端：n 输出端：2n,对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。,3位二进制译码器(3线-8线译码器),3位二进制代码,8个互斥的信号（高电平有效）,与逻辑矩阵,输入电阻低输出电阻高,输出的高、低电平信号发生偏移,片选输入端 （使能端）,S=1,译码器正常工作,输
6、出低电平有效,1,0,0,地址输入端,74HC138集成译码器,3线8线译码器74HC138功能表,当S1=1, =0, =0（即S=1）时，可得输出,输出逻辑的特点：输出为输入变量的最小项或最小项的非！,很明显，要用2片74HC138,例：试用两片3线8线译码器74HC138组成4线16线译码器。,0,(1)片工作，(2)片禁止。若输入D3D2D1D0=0100时， 译码器_输出_。,（1）,11110111,1,(2)片工作，(1)片禁止。若输入D3D2D1D0=1101时， 译码器_输出_。,（2）,11111011,二、二十进制译码器,输入端：4 输出端：10,二-十进制译码器的输入是
7、十进制数的4位二进制编码（BCD），分别用A3、A2、A1、A0表示；输出的是与10个十进制数字相对应的 10个信号，用Y9Y0表示。又称为4线-10线译码器。,集成8421BCD码译码器 74HC42逻辑图,译码器 拒绝“翻译”,三、显示译码器,用来驱动各种显示器件，将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路。,半导体数码管,发光二极管,Ya-Yg: 控制信号 高电平时,对应的LED亮 低电平时,对应的LED灭,a b c d e f g,1 1 1 1 1 1 0,0 1 1 0 0 0 0,1 1 0 1 1 0 1,半导体数码管BS201AD的外形图、
8、等效电路,要设计的七段显示译码器,BCD七段显示译码器,A3A2A1A0表示输入的BCD代码 YaYg表示输出的位二进制代码 Yi = 字段灭 Yi= 字段亮,a,Yb,Yb=(A2A1A0+A3A1+A2A1A0) Yc=(A2A1A0+A3A2) Yd=(A2A1A0+ A2A1A0+ A2A1A0) Ye=(A0+A2A1) Yf=(A3A2A0+A2A1+A1A0) Yg=(A3A2A1+A2A1A0),Yc,灯测试输入LT,LT=0时 要使YaYg=1,驱动数码管的七段同时点亮,检查数码管各段能否正常发光,LT=0 G4=G5=G6=G7=1,使A10=A11=A12=0,相当于A0
9、=A1=A2=0 YaYf=1,G19门的两组输入均有低电平 输入信号Yg=1,平时LT=1数码管正常工作,0,0,七段显示译码器7448引脚排列图,灯测试输入,灭零输入,灭灯输入灭零输出,用7448驱动BS201的连接方法,灭灯输入/灭零输出RI/RBO： RI/RBO作为输入端使用为灭灯输入控制端 RI=0，无论A3A2A1A0的状态是什么，可将数码管的各段同时熄灭。 RI/RBO作为输出端使用为灭零输出端 RBO=(A3A2A1A0 LTRBI) 当A3=A2=A1=A0=0 同时灭零输入RBI=0 RBO=0 译码器熄灭了本应显示的零，还可作为下一级灭零输入信号。,0 0 0 6 7
10、. 9 0 0,RBI和RBO配合使用可使多位数字显示时的最高位及小数点后最低位0不显示,1,构成组合逻辑电路,例. 用二进制译码器实现下述逻辑函数式描述的组合逻辑电路,原理：译码器的输出是输入变量的全部最小项或最小项的非, 任何一个函数都可以表示为最小项之和的形式或者最小项的非的与非形式（与非与非式）,如果将函数变量作为译码器的输入变量，在输出端加上必要的门电路，就可以用它实现任何逻辑函数。,四、译码器的应用,由于是三变量逻辑函数，选用3-8线译码器,使能端必须有效,注意变量连接顺序！,一、数据选择器工作原理,从一组输入数据中选出其中一个输出。也称为多路选择器多路开关、多路复用器。与之相反的
11、功能电路称为多路分配器。,数据输入,输 出,开关位置由控制信号决定,可称为4选1数据选择器,地址输入A1A0,D0 D1 D2 D3,Y,4.3.3 数据选择器,四选一数据选择器功能表:,表达式:,74HC153双四选一数据选择器,双4选1数据选择器74HC153，包含两个完全相同的4选1数据选择器，地址端 A1、A0是公共的，数据输入端和输出端是独立的。,控制电路的工作状态和扩展功能 S=0 工作 S=1 禁止工作，输出被封锁为低电平,集成8选1数据选择器74HC151,74HC151的真值表,功能扩展,用双4选1数据选择器构成8选1数据选择器.,A2=0，上边一半数据选择器工作， 数据D0
12、D3选择一路输出；,A2=1，下边一半数据选择器工作， 数据D4D7选择一路输出。,两个4选1 数据选择器,根据对应项系数相等,函数相等的原则,得: D0=D3=0 , D1=D2=1,用真值表：,具有n个地址输入端的数据选择器，可以实现任一变量数不大于n1的组合逻辑函数！也就是说，若干数据输入端只能当作一个变量看待。,方法一:,方法二:,二、用数据选择器设计组合逻辑电路,例. 用4选1数据选择器实现交通灯判别电路。,Y D0 D2 D1 D3,D0=R, D1=D2=R, D3=1,解：,例,对照74HC151输出表达式，求Di,写出最小项表达式,选用8选1数据选择器74HC151，当S=0
13、时，令A2=A、A1=B 、A0=C,代入上式得：,比较Z和Y，得：,画连线图,另解:,写出最小项表达式,选用双4选1数据选择器74HC153其中的一半，S1=0时，令A1=A、A0=B,代入上式得：,对照74HC153输出表达式，求Di,可得：,D10CD11C D12=C D13=C,画连线图,例：分析下图电路逻辑功能,解:S1=S2=0,74HC153正常工作，且A1=A,A0=B,全加器电路,和,进位,（1）半加器：,半加运算不考虑从低位来的进位,A-加数;B-被加数;S-本位和;Co-进位。,真值表,1位加法器,4.3.4 加法器,逻辑图,逻辑符号,2个输入端,2个输出端,（2）全加
14、器：,A-加数 B-被加数 Ci-低位的进位 S-本位和 Co-进位,逻辑状态表,相加过程中，既考虑加数、被加数又考虑低位的进位。,双全加器74LS283,3个输入端,2个输出端,（1）串行进位加法器,用全加器实现4位二进制数相加。,CI0=0,和,进位,多位加法器,（2）超前进位加法器,每一位的进位只由被加数和加数决定，而与低位的进位无关，各级的进位可以同时产生，速度提高了。,COi=AiBi + (Ai+Bi)CIi,CIi = COi-1,COi=AiBi + (Ai+Bi)COi-1,递推下去就可将所有的COi和Si都表示成Ai和Bi的函数。,电路简单，速度慢,电路复杂，速度快。,4位
15、超前进位加法器74283逻辑图,例. 设计一个代码转换电路，将十进制代码的8421码转换位余3码,解：,BCD码+0011=余3码,输入8421码 DCBA 输出余三码 Y3Y2Y1Y0,Y3Y2Y1Y0 DCBA+0011,用一片74LS283将余3码转换成8421BCD码,解：,余3码0011=BCD码,输入余三码 DCBA 输出8421码 Y3Y2Y1Y0,Y3Y2Y1Y0 DCBA+0011补 DCBA+1101,输入8421码,加上3（0011）,输出余3码,输出8421码,输入余3码,4.3.5 数值比较器,一、1位数值比较器,用来比较两个数的数值大小，给出“大于”、“小于”或者“相等”的输出信号。,A、B比较有三种可能结果,可利用 1 位数值比较器构成,比较原理：从最高位开始逐步向低位进行比较。,例如 比较 A = A3A2A1A0 和 B = B3B2B1B0 的大小：,若 A3 B3，则 A B； 若 A3 B3，则 A B； 若 A3 = B3，则需要比较次高位。,若次高位 A2 B2，则 A B； 若 A2 B2，则A B； 若 A2 = B2，则再
