《LVDS标准及介绍-(2)》由会员分享，可在线阅读，更多相关《LVDS标准及介绍-(2)（11页珍藏版）》请在金锄头文库上搜索。
1、LVDS1.0 LVDS简介 LVDS（Low Voltage Differential Signaling）是一种低摆幅的差分信号技术，它使得信号能在差分PCB线对或平衡电缆上以几百Mbps的速率传输，其低压幅和低电流驱动输出实现了低噪声和低功耗。1.1 LVDS信号传输组成LVDS信号传输一般由三部分组成，如图1所示：差分信号发送器，差分信号互联器，差分信号接收器。图1 简单的单工LVDS接口连接图差分信号发送器：将非平衡传输的TTL信号转换成平衡传输的LVDS信号。通常由一个IC来完成。差分信号接收器：将平衡传输的LVDS信号转换成非平衡传输的TTL信号。通常由一个IC来完成。 差分信号
2、互联器：包括联接线（电缆或者PCB走线），终端匹配电阻。1.2 LVDS的工作原理图2 LVDS接口电路图如图2所示，LVDS驱动器由一个驱动差分线对的电流源组成(通常电流为3.5mA),LVDS接收器具有很高输入阻抗,因此驱动器输出的电流大部分都流过100的匹配电阻,并在接收器的输入端产生生大约350mV的电压。驱动器的输入为两个相反的电平信号，四个nMOS管的尺寸工艺是完全相同的。当输入为“1”时，标号IN+的一对管子导通，另一对管子截止，电流方向如图2，并产生大约350mV的压降；反之，输入为“0”时，电流反向，产生大约350mV的压降。这样根据流经电阻的电流方向, 就把要传输的数字信号
3、（CMOS信号）转换成了电流信号（LVDS信号）。接受端可以通过判断电流的方向就得到有效的逻辑 “1”和逻辑“0”状态。从而实现数字信号的传输过程。由于MOS管的开关速度很高，并且LVDS的电压摆幅低（350mV），因此可以实现高速传输。其电平特性如下图所示1.3 LVDS的国际标准LVDS是目前高速数字信号传输的国际通用接口标准，国际上有两个工业标准定义了LVDS：ANSI/TIA/EIA (American National Standards Institute/Telecommunications Industry Association/Electronic Industries A
4、ssociation)和IEEE (Institute for Electrical and Electronics Engineering).ANSI/TIA/EIA -644(1995年11月通过)标准定义了LVDS的电气规范，包括驱动器输出和接收器输入的电气规范，但它并不包括功能性的规范、传输协议或传输介质特性，这些与具体应用有关。ANSI/TIA/EIA -644标准定义了无失真通道上的理论最大传输率为1.923Gbps，但其建议的最大速率为655Mbps；而IEEE P1596.3标准支持的最大传输率为250 Mbps。在两个标准中都指定了与物理通道无关的特性,这意味着，只要介质在指
5、定的噪声容限内将信号发送到接收器，LVDS接口都可以正常工作。这样保证了LVDS能够成为多用途的接口标准。IEEE P1596.3(1996年3月)是 SCI(Scalable Coherent Inteface)的子集。该标准定义了SCI物理层接口的电气规范，它与ANSI/TIA/EIA -644相似，但ANSI/TIA/EIA -644更为一般，它主要面向多重应用，而IEEE建立SCI-LVDS的标准主要是为了SCI的接点间的通信。1.4 LVDS技术的特点LVDS技术和其他的接口相比,有着很大的优势,主要表现在下面几个方面:1) 高速率：由于LVDS逻辑状态间的电压变化仅为350mV,因
6、而能非常快地改变状态从而实现高速率。2) 低功耗：随着工作频率的增加,LVDS的电源电流仍保持平坦,而CMOS和GTL技术的电源电流则会随频率增加而呈指数上升,这得益于使用恒流线路驱动器。电流源把输出电流限制到约3.5mA（功耗约为1.2mW）,同时也限制跳变期间产生的任何尖峰电流。这样在得到高达1.5Gbps的高数据率的同时而不明显增加功耗。恒流驱动输出还能容忍传输线的短路或接地,而不会产生热问题。LVDS降低了终端电阻压降,因此还降低了电路的总功耗。3) 噪声性能好：LVDS产生的电磁干扰低。这是因为低电压摆幅、低边缘速率、奇模式差分信号,以及恒流驱动器的Is尖峰只产生很低的辐射。通过减小
7、电压摆幅和电流能量，LVDS把场强减到了最小；差分驱动器引入了奇模式传输，即等量方向相反的电流分别在传输线上传输，形成电流环路，使电流回路产生最低的电磁干扰；在差分信号的传输中，由于差分接受器只响应正负输入之差，因此当噪声同时出现在两个输入中时，差分信号的幅度并不受影响。4）具有故障安全（fail-safe）特性确保可靠性：恒流式驱动不会对系统造成任何损害，所以LVDS驱动器可以带电插拔，另一特点是接收器的故障保护功能。LVDS接收器在内部提供了可靠性线路,保证在接收器输入悬空、接收器输入短路以及接收器输入处于驱动器三态输出或驱动器供电终止等情况下输出可靠(约定为“1”),防止产生输出振荡。5
8、）节省成本：LVDS技术可以用经济的COMS工艺实现，并且对电缆，连接器和PCB材料没有苛刻的要求。相对来说，LVDS可以低成本实现高性能。6）集成能力强：由于可在标准CMOS工艺中实现高速LVDS，用LVDS模拟电路集成复杂的数字功能是非常有利的。2.0 LVDS系统设计 LVDS系统的设计要求设计者应具备超高速单板设计的经验并了解差分信号的理论。设计高速差分板并不困难，下面将简要介绍一下各注意点。2.1.0 PCB板 1）至少使用层PCB板（从顶层到底层）：LVDS信号层、地层、电源层、TTL信号层。高速系统的设计通常将Vcc和地线用专门的层。固定的地线层用于稳定控制的阻抗（对于传输线的互
9、连）。电源线和地线之间的窄带空间也是极好的高频旁路电容。2） 使TTL信号和LVDS信号相互隔离，否则TTL可能会交叉耦合到LVDS线上，最好将TTL和LVDS信号放在不同的层上，并用电源地层隔开；3）保持发送器和接收器尽可能靠近接插件（LVDS端口侧）。这有助于保证噪声不会被带到差分线上，而且避免电路板及电缆线间的交叉EMI干扰。这个建议也有助于使线间的时滞最小化。这种时滞和长度成比例，所以限制长度也就限制了相位偏移；4）保证LVDS器件电源质量；使用分布式的多个电容来旁路LVDS设备，表面贴电容靠近电源地层管脚放置； 5）电源层和地层应使用粗线，不要用50设计规则于电源和地线布线，他们的任
10、务时成为低的阻抗点； 6）保持PCB地线层返回路径宽而短，提供一个回路为镜像电路返回创造最短的环路； 7）电缆上应有两个系统间的地线的连线，这为短的路径上提供共模电流回路； 8）使用多过孔（至少两个）连接到电源层（线）和地层（线），表面贴电容可以直接焊接到过孔焊盘以减少线头。2.1.1 布线 1） 侧耦合的微带传输线（microstrip）和带状线（stripline）都有较好性能，可作为差分线。； 2） 侧耦合微带传输线能提供更好的差分阻抗Zo，还能实现从连接器焊盘到器件焊盘的无过孔连接，这提供“更干净”的互连。这种线的局限时只能在PCB板的最外两层走线，使布线通道密度受到限制； 3）带线状
11、在信号间提供了更好地屏蔽；4）LVDS信号的布线应是近耦合的并且是为100差分阻抗而设计。2.1.2 差分线 1）使用与传输媒质的差分阻抗和终端电阻相匹配的受控阻抗线，并且使差分线对离开集成芯片后立刻尽可能地相互靠近（距离小于10），这样能减少反射并能确保耦合到的噪声为共模噪声。实际上，我们可以看到距离为1mm的差分信号辐射的噪声远远小于距离为3mm的差分线对，因为在越近的布线上磁场的抵消就会越好。 另外，差分线上的噪声更有可能表现为共模并被接收器抑制掉。因阻抗控制的好坏直接影响到信号完整性及延迟,为了确保信号在传输线当中传播时不受反射信号的影响，通常差分阻抗Zdiff为（10010）。LVD
12、S分外层微带线（microstrip）和内层带状线（stripline）两种，如上图所示。当设计一个特殊的差分阻抗Zo(Zdiff)于侧耦合线上时，建议调整布线宽度“W”来改变Zdiff,而不要调整“S”，“S”应符合PCB供应商指定的最小间距。在设计过程中可以应用国半的传输线快速设计Rapiddesigner)滑尺(lit# 633200-001 米制或#633201-001 英制)及应用说明AN-905（lit# 100905-001)来计算Zo及Zdiff，也可以用下面的阻抗计算公式：微带线（microstrip）：带状线（stripline）：为了产生足够的耦合，线对导体间的距离应保持
13、在一个最小值（注意必须保持匹配的传输阻抗）。带状线电源合地层/走线不应比导线间距离更近，以保证导线间的更紧密耦合。一个好的原则是保持SW,Sh，并且X2S/2W,最好的效果是用最小的距离。各PCB板材质的一般介电常数(Er)如下，请教PCB供应商，让其给出你想用的特殊材质的实际数据。注意。在大多数LVDS应用中，广泛应用的FR-4PCB材质时可接受的。Teflon约为FR-4的4倍价格，但可考虑作为100MHZ以上的设计。也注意Er在同一板内也会有变化。FR-4PCB板在同一板上有10的变化而造成非对称的事并非罕见，这事保持差分线靠在一起的另一个理由。（B）使差分线对的长度相互匹配以减少信号扭
14、曲，防止引起信号间的相位差而导致电磁辐射； （C）不要仅仅依赖自动布线功能，而应仔细修改以实现差分阻抗匹配并实现差分线的隔离； （D）尽量减少过孔和其它会引起线路不连续性的因素； （E）避免将导致阻值不连续性的90走线，使用圆弧或45折线来代替； （F）在差分线对内，两条线之间的距离应尽可能短，以保持接收器的共模抑制能力。在印制板上，两条差2） 使差分线对的长度相互匹配以减少信号扭曲，防止引起信号间的相位差而导致电磁辐射； 3）不要仅仅依赖自动布线功能，而应仔细修改以实现差分阻抗匹配并实现差分线的隔离； 4）尽量减少过孔和其它会引起线路不连续性的因素； 5）避免将导致阻值不连续性的90走线，使
15、用圆弧或45折线来代替； 6）在差分线对内，两条线之间的距离应尽可能短，以保持接收器的共模抑制能力。在印制板上，分线之间的距离应尽可能保持一致，以避免差分阻抗的不连续性。2.1.3 终端负载 1）使用终端电阻实现对差分传输线的最大匹配，阻值一般在90130之间，系统也需要此终端电阻来产生正常工作的差分电压； 2）典型地在接收端地末端地线对上跨接一个电阻就足够了；3）最好使用精度2%的表面贴电阻跨接在差分线上，这个终端电阻到接收器的距离应小于7mm(最大12mm),必要时也可使用两个阻值各为50的电阻，并在中间通过一个电容接地，以更好滤去共模噪声。2.1.4 空闲引脚LVDS输入让空闲LVDS接收器输入端悬空，除非特殊的元件手册指出不同。其内部防错特性将锁定输出为高。这些接收器输入端的空脚不应连到象电缆或场的PCB走线灯噪声源上在管脚附近悬空。LVDS接收器是高速、高增益器件，只有少量的噪声，如果拾取差分信号将导致接收器动作。这将在输出端产生错误传输而且会增加功耗LVDS及TTL输出让所有空LVDS及TTL输出端悬空以节省功耗，不要将它们连到地线上
