第2章嵌入式系统基本知识

《第2章嵌入式系统基本知识》由会员分享，可在线阅读，更多相关《第2章嵌入式系统基本知识（76页珍藏版）》请在金锄头文库上搜索。

1、嵌入式系统原理与设计 第二讲 嵌入式系统的基础知识,本章提要,1,3,2,嵌入式系统总体结构,嵌入式系统硬件基础,4,嵌入式系统设计方法,嵌入式系统软件基础,嵌入式系统组成,2.1 嵌入式系统的总体结构,目前所提及的嵌入式系统一般指嵌入式计算机系统，主要包括：硬件层、中间层、系统软件层和应用层4个部分。 嵌入式硬件主要包括提供嵌入式计算机正常运行的最小系统（如电源、系统时钟、复位电路、存储器等）、通用I/O口和一些外设及其它设备。嵌入式系统中间层又称嵌入式硬件抽象层，如硬件驱动程序、系统启动软件等；嵌入式系统软件层为应用层提供系统服务，如操作系统、文件系统、图形用户接口等；而应用层主要是用户应

2、用程序。,2.1.1 硬件层 嵌入式系统硬件通常指除被控对象之外的嵌入式系统要完成其功能所具备的各种设备，由嵌入式处理器、存储器系统、通用设备接口（A/D、D/A、I/O等）和一些扩展外设组成。 嵌入式系统的硬件层是以嵌入式处理器为核心的 嵌入式系统外设是指为了实现系统功能而设计或提供的接口或设备,2.1 嵌入式系统的总体结构,2.1.2 中间层 介于硬件层与系统软件层之间，将硬件的细节进行屏蔽，便于操作系统调用，因此称为为中间层，也称硬件抽象层（Hardware Abstract Layer,HAL）或板级支持包（Board Support Package）。具有硬件相关性和操作系统相关性特

3、点。,主要包括系统初始化和设备驱动程序 系统初始化 （1）片级初始化：主要完成CPU的初始化，包括设置CPU的核心寄存器和控制寄存器，CPU核心工作模式以及CPU的局部总线模式等。 （2）板级初始化：完成CPU以外的其它硬件设备的初始化。除此之外，还要设置某些软件的数据结构和参数，为随后的系统级初始化和应用程序的运行建立硬件和软件环境。 （3）系统级初始化：这是一个以软件初始化为主的过程，主要是进行操作系统初始化。,硬件相关的设备驱动程序 与初始化过程相反，硬件相关的设备驱动程序的初始化和使用通常是一个从高层到底层的过程。 BSP不直接使用设备驱动程序通常 与操作系统中通用的设备驱动程序关联起

4、来，在应用中由通用的设备驱动程序调用，实现对硬件设备的操作,2.1.3 系统软件层 系统软件由操作系统（OS）、文件系统（FS）、图形用户接口（GUI）、网络系统（NM）及通用组件模块（如TCP/IP协议包）等组成。 1RTOS是嵌入式应用软件的基础和开发平台 2FS是操作系统用于明确磁盘或分区上的文件的方法和数据结构；即在磁盘上组织文件的方法。 3GUI 是 Graphical User Interface 的简称，即图形用户接口，准确来说 GUI 就是屏幕产品的视觉体验和互动操作部分。 4TCP/IP协议包简称Ip Pack，IP Pack是TCP/IP网络协议软件，通常作为操作系统的一个

5、重要组成部分。,2.1.4 功能层 功能层又基于系统软件开发的应用软件程序组成，用来完成对被控对象的控制功能。直接与最终用户交互，决定整个产品的成败，是嵌入式软件的核心部分，根据用户需求定做的。,本章提要,1,3,2,嵌入式系统总体结构,嵌入式系统硬件基础,4,嵌入式系统设计方法,嵌入式系统软件基础,主要从处理器和存储器进行介绍 冯诺依曼体系结构和哈佛体系结构 CISC与RISC 影响CPU性能的因素 存储器系统,2.2 嵌入式系统硬件基础知识,典型嵌入式系统基本组成硬件,1. 微处理器结构,典型的微处理器由控制单元、程序计数器（PC）、指令寄存器（IR）、数据通道、存储器等组成,指令执行过程

6、一般分为： 取指 从存储器中获得下一条执行的指令读入指令寄存器 PC: 程序计数器, 总是指向下一条将要执行的指令 IR: 指令寄存器，用于保持已取得指令 译码 解释指令，决定指令的执行意义 执行 从存储器向数据通道寄存器移动数据 通过算术逻辑单元ALU进行数据操作 存储 从寄存器向存储器写数据,2. 处理器指令执行过程,（1）取指,处理器从程序存储器中取出指令,（2）译码,解释指令，决定指令的执行意义,执行,从存储器向数据通道寄存器移动数据,存储,将指令执行结构保存到存储器中,在一些微处理器上，如ARM系列处理器、DSP等，指令实现流水线作业，指令过程按流水线的数目来进行划分。如5级流水线的

7、处理器将指令分5个阶段执行。,3.微处理器的结构体系,冯诺依曼体系结构模型,（1）按存储结构分：冯诺依曼体系结构和哈佛体系结构,冯诺伊曼结构也称普林斯顿结构，是一种将程序指令存储器和数据存储器合并在一起的存储器结构。处理器，经由同一个总线传输来访问程序和数据存储器，程序指令和数据的宽度相同。 如C51、X86系列、ARM7等,3.微处理器的结构体系,哈佛体系结构,哈佛结构是一种将程序指令存储和数据存储分开的存储器结构，目的是为了减轻程序运行时的访存瓶颈。哈佛结构的微处理器通常具有较高的执行效率。 如ARM9、TI的DSP等,3.微处理器的结构体系,按指令类型可分为：复杂指令集（CISC）处理器

8、和精简指令集（RISC）处理器 CISC：复杂指令集（Complex Instruction Set Computer） 具有大量的指令和寻址方式，那么就需要更多的解释器。 8/2原则：80%的程序只使用20%的指令 大多数程序只使用少量的指令就能够运行。 CISC具有如下显著特点： (1) 指令格式不固定，指令长度不一致，操作数可多可少； (2) 寻址方式复杂多样，以利于程序的编写； (3) 采用微程序结构，执行每条指令均需完成一个微指令序列； (4) 每条指令需要若干个机器周期才能完成，指令越复杂，花费的机器周期越多。,RISC：精简指令集（Reduced Instruction Set

9、Computer) 指令数目少，在通道中只包含最有用的指令 执行时间短，确保数据通道快速执行每一条指令 使CPU硬件结构设计变得更为简单 每条指令都采用标准字长,CISC与RISC的区别 从硬件角度来看CISC处理的是不等长指令集，它必须对不等长指令进行分割，因此在执行单一指令的时候需要进行较多的处理工作。而RISC执行的是等长精简指令集，CPU在执行指令的时候速度较快且性能稳定。 从软件角度来看，大型操作系统较适合运行在支持CISC的处理器上。是我们所熟识的DOS、Windows操作系统。而实时操作系统大多运行在支持RISC的处理器上。,4 提高CPU性能的方法,影响CPU性能的因素：流水线

10、、超标量、缓存和总线。对于任何处理器来说，要提高其效率，在设计上都是要减少数据的等待时间，并且努力减少处理单元的空闲时间。,（1）流水线技术,流水线技术：也就是将一个任务分解成为多个连续的子任务，在处理前一个子任务的同时就开始准备下一个子任务的数据并进行子处理器单元的初始化。,（2） 超标量执行,超标量执行：就是在处理器内部设置多个平行的处理单元，将多个相互无关的任务在这些处理部件中分别进行独立处理。,（3） 高速缓存（CACHE）,1、为什么采用高速缓存 微处理器的时钟频率比内存速度提高快得多，高速缓存可以提高内存的平均性能。 2、高速缓存的工作原理 高速缓存是一种小型、快速的存储器，它保存

11、部分主存内容的拷贝。,通常用静态RAM来设计 因此，速度快但比较贵 通常和处理器同在一个芯片上 高速缓存的操作方式: 要求对主存储器进行访问 (读或写) 首先，检查高速缓存是否有相应的拷贝 如果有，称为高速缓存命中拷贝在缓存中，可以快速访问 如果没有，称为高速缓存失误拷贝没在缓存中，需要将该地址及其相邻的多个地址的数据读入高速缓存,（4） 高速总线和总线桥,5. 处理器信息存储的字节顺序,处理器信息存储的字节顺序主要分为大端存储法和小端存储法,大端模式 字数据的高位字节存储在低地址中 字数据的低字节则存放在高地址中 小端模式 低地址中存放字数据的低字节 高地址中存放字数据的高字节,2.2.2

12、存储器系统,1存储器的分类 按存储介质分类 半导体存储器、磁表面存储器、光表面存储器 按存储器的读写功能分类 只读存储器（ROM）、随机存储器(RAM） 按在微机系统中的作用分类 主存储器、辅助存储器、高速缓冲存储器,2. 存储器系统的层次结构,为了解决CPU与主存储器速度差所采取的措施有： （1）CPU内部设置多个通用寄存器 （2）采用多存储模块交叉存取 （3）采用高速缓冲存储器（Cache）,半导体存储器,半导体存储器主要包括随机存储器RAM和只读存储器两类ROM,RAM：随机存取存储器， SRAM：静态随机存储器， DRAM：动态随机存储器 1）SRAM比DRAM快 2）SRAM比DRA

13、M耗电多 3）DRAM存储密度比SRAM高得多 4）DRAM需要周期性刷新 ROM：只读存储器 FLASH：闪存,（1）随机存储器RAM,静态RAMSRAM: Static RAM 存储单元用触发器来存储数据位 要求6个晶体管 需要电源保持数据 动态RAMDRAM: Dynamic RAM 存储单元用MOS晶体管来存储数据位比SRAM更紧凑 由于电容的泄漏，需要更新来保持数据 典型的刷新频率是15.625 us. 比SRAM访问更慢,存储器内部结构,（2）只读存储器ROM,EPROM: 可擦除的可编程ROM 可编程部分是一个MOS晶体管 晶体管有一个绝缘体包围的“浮栅” (a)负电荷在源极和漏

14、极之间形成一个隧道 (b) 较大的正电压在栅极使负电荷移出隧道进入栅极形成逻辑0 (c) 擦除紫外线在栅极表面的照射使负电荷从栅极回到隧道保持逻辑1 (d) EPROM有一个紫外线可以通过的石英窗,EEPROM:电擦除的可编程ROM,电可编程和擦除(Programmed and erased electronically) 使用电压比正常的高 能单个字进行擦除和编程 较好的写入能力(Better write ability) 通过内部电路提供较高电压能在系统内编程 由于写入需经过擦除和编程两个步骤，因此写入较慢 可重复擦除和编程数万次 存储永久性和EPROM相近(大约10年) 比EPROM方便

15、得多，但更贵,快闪存储器(Flash Memory),EEPROM的扩展 同样利用浮栅原理 具有和EEPROM的写入能力和保存永久性 擦除更快 每次可以擦除存储器一块区域，但EEPROM每次只能擦除一个字 每个块通常几千个字节 进行单字写入时可能更慢 必须先进行整块读取后，对需修改的字修改更新后再整块写入 用在需要大量存储数据在非易失性存储器的嵌入式系统 如数码相机，机顶盒，移动电话等 两种主要的Flash Memory技术是NOR和NAND结构,2.2.3 处理器输入输出接口,输入输出接口又称I/O接口，它是主机与外围设备之间交互信息的连接口，它在主机和外围设备之间的信息交换中起着桥梁和纽带

16、作用。 1I/O接口与CPU交换的信息类型 输入输出通道与CPU交换的信息类型有三种： （1）数据信息：反映生产现场的参数及状态的信息，它包括数字量、开关量和模拟量。 （2）状态信息：又叫做应答信息、握手信息，它反映过程通道的状态，如准备就绪信号等。 （3）控制信息：用来控制过程通道的启动和停止等信息，如三态门的打开和关闭、触发器的启动等。,2I/O的编址方式 由于计算机系统一般都有多个过程输入输出通道，因此需对每一个输入输出通道安排地址。I/O口编址方式有两种： （1）I/O与存储器统一编址方式 这种编址方式又称存储器映像方式，它从存贮器空间划出一部分地址空间给过程通道，把过程通道的端口当作存贮单元一样进行访问，对I/O端口进行输入输出操作跟对存储单元进行读写操作方式相同，只是地址不同。 （2）I/O与存储器独立编址方式 这种编址方式将过程通道的端口地址单独编址，有自己独立的过程通道地址空间，而不占用存储器地址空间。,例如USB,USB：Universal Serial Bus