《微型计算机原理及接口技术第二版裘雪红第5章》由会员分享，可在线阅读，更多相关《微型计算机原理及接口技术第二版裘雪红第5章（213页珍藏版）》请在金锄头文库上搜索。
1、第5章 存 储 技 术,5.1 概述 5.2 常用存储器芯片及连接使用 5.3 动态读/写存储器(DRAM) 5.4 存储卡 习题,5.1 概 述,5.1.1 存储器的分类,1. 读/写存储器(RAM) RAM最重要的特性就是其存储信息的易失性(又称挥发性)，即若去掉它的供电电源，则其存储的信息也随之丢失。在使用中应特别注意这种特性。 RAM按其制造工艺又可以分为双极型RAM和金属氧化物(MOS)RAM。(1) 双极型RAM。 双极型RAM的主要特点是存取时间短，通常为几纳秒(ns)甚至更短。与下面提到的MOS型RAM相比，其集成度低，功耗大，而且价格也较高。因此，双极型RAM主要用于要求存取
2、时间很短的微型计算机中。,(2) 金属氧化物(MOS)RAM。用MOS器件构成的RAM又可分为静态读/写存储器和动态读/写存储器。当前的微型计算机中均采用的金属氧化物(MOS)RAM。 静态RAM(SRAM)的主要特点是，存取时间为几到几百纳秒(ns)，集成度比较高。目前经常使用的静态存储器每片的容量为几十字节到几十兆字节。SRAM的功耗比双极型RAM低，价格也比较便宜。 动态RAM(DRAM)的存取速度与SRAM的存取速度差不多。其最大的特点是集成度特别高。目前单片动态RAM芯片的容量已达4 Gb。其功耗比SRAM低，价格也比SRAM便宜。,2. 只读存储器(ROM) ROM的重要特性是其存
3、储信息的非易失性，即存放在ROM中的信息不会因去掉供电电源而丢失，当再次加电时，其存储的信息依然存在。ROM又分为以下几类： (1) 掩膜工艺ROM。这种ROM是芯片制造厂根据ROM要存储的信息，设计固定的半导体掩膜版进行生产的。一旦制出成品之后，其存储的信息即可读出使用，但不能改变。这种ROM常用于批量生产，生产成本比较低。微型机中一些固定不变的程序或数据常采用这种ROM存储。,(2) 可一次编程ROM(PROM或OTP)。为了使用户能够根据自己的需要来写ROM，厂家生产了一种PROM，允许用户对其进行一次编程-写入数据或程序。编程之后，信息就永久性地固定下来，用户只可以读出和使用，再也无法
4、改变其内容。 (3) 可擦去重写的PROM。这种可擦去重写的PROM是目前使用最广泛的ROM。这种芯片允许将其存储的内容利用物理方法(通常是紫外线)或电的方法(通常是加上一定的电压)擦去，然后重新对其进行编程，写入新的内容。擦去和重新编程可以多次进行。一旦写入新的内容，就又可以长期保存下来(一般均在10年以上)，不会因断电而消失。,5.1.2 存储器的主要性能指标 1. 存储容量 这里指的是存储器芯片的存储容量，其表示方式一般为：芯片的存储单元数每个存储单元的位数。 例如，6264静态RAM的容量为8 K8 bit，即它具有8 K个单元(1 K1024)，每个单元存储8 bit(一个字节)数据
5、。动态RAM芯片NMC41257的容量为256 K1 bit。 现在，各厂家为用户提供了许多种不同容量的存储器芯片。在构成微型计算机内存系统时，可以根据要求加以选用。当计算机的内存确定后，选用容量大的芯片可以少用几片，这样不仅使电路连接简单，而且使功耗和成本都可以降低。,2. 存取时间 存取时间就是存取芯片中某一个单元的数据所需要的时间。 当拿到一块存储器芯片的时候，可以从其手册上得到它的存取时间。CPU在读/写RAM时，它提供给RAM芯片的读/写时间必须比RAM芯片所要求的存取时间长。如果不能满足这一点，则微型机无法正常工作。,3. 可靠性 微型计算机要正确地运行，必须要求存储器系统具有很高
6、的可靠性，因为内存的任何错误都可能使计算机无法工作。而存储器的可靠性直接与构成它的芯片有关。目前所用的半导体存储器芯片的平均故障间隔时间(MTBF)大概为51061108小时。 4. 功耗 使用功耗低的存储器芯片构成存储系统时，不仅可以减少对电源容量的要求，而且还可提高存储系统的可靠性。,5. 价格 构成存储系统时，在满足上述要求的情况下，应尽量选择价格便宜的芯片。 有关存储器的其他性能，如体积、重量、封装方式等这里不再说明。,5.2 常用存储器芯片及连接使用,5.2.1 静态读/写存储器(SRAM) 1. 概述 静态读/写存储器(SRAM)的使用十分方便，因而在微型计算机领域获得了极其广泛的
7、应用。现以一块典型的SRAM芯片6264(或6164)为例，说明其外部特性及工作过程。 该芯片的引脚图如图5.1所示。,图5.1 6264引脚图,1) 引线功能 6264(6164)有28条引出线，它们包括： A0A12：13条地址信号线。芯片上的这13条地址线决定了该芯片有多少个存储单元。因为13条地址线上的地址信号编码最大可以到8192(8 K)个，所以芯片上的这13条地址线上的信号经过芯片的内部译码，可以决定8 K个单元。这13条地址线在使用时通常接总线的低位地址，以便CPU来寻址该芯片拥有的8 K个单元。,D0D7：8条双向数据线。正如上面所说，静态RAM芯片上的地址线的数目决定该芯片
8、有多少个存储单元，而芯片上的数据线的数目决定芯片中每个存储单元存储了多少个二进制位。6264有8条数据线，说明该芯片的每个单元存放一个字节的数据。在使用中，芯片的数据线与总线的数据线相连接。当CPU写芯片的某个单元时，将数据传送到该芯片内部这个指定的单元；当CPU读某一单元时，又能将被选中单元中的数据传送到总线上。,表5.1 6264真值表,2. 连接使用 1) 全地址译码方式 全地址译码方式使存储器芯片的每一个存储单元惟一地占据内存空间的一个地址，或者说利用地址总线的所有地址线来惟一地决定存储芯片的一个单元。现在来看一下图5.2所示的芯片连接图。,图5.2 6264全地址译码器,图5.3 另
9、一种译码电路,2) 部分地址译码 部分地址译码就是只用部分地址线译码控制片选来决定存储器地址。一种部分地址译码的连接电路图如图5.4所示。,图5.4 6264部分地址译码连接,分析图5.4的连接，可以发现，此时8 KB的6264所占的内存地址空间为： DA000HDBFFFH DE000HDFFFFH FA000HFBFFFH FE000HFFFFFH,可见，8 KB的芯片占了4个8 KB的内存空间。为什么会发生这种情况呢？原因就在于决定存储芯片的存储单元时并没有利用地址总线上的全部地址，而只利用了地址信号的一部分。在图5.4中，A14和A17并未参加译码，这就是部分地址译码的含义。,3) 译
10、码器电路 前面所用的译码器电路都是用门电路构成的，这仅仅是构成译码器的一种方法。在工程上常用的译码电路还有如下几种类型： (1) 利用厂家提供的现成的译码器芯片。例如，74系列的138、139、154等均可选用。这些现成的译码器已使用多年，性能稳定可靠，使用方便，故常被采用。 (2) 利用厂家提供的数字比较器芯片。例如，74系列的682688均可选用。这些芯片用作译码器，对改变译码地址带来方便。在那些需要方便地改变地址的应用场合，这些芯片是很合适的。,(3) 利用ROM作译码器。事先在ROM的固定单元中固化好适当的数据，使它在连接中作为译码器使用。这在批量生产中用起来更合适，而且也具有一定的保
11、密性。但它需要专门制作或编程，在科研中使用略显麻烦。 (4) 利用PLD。利用PLD编程器可以方便地对PLD器件进行编程，使它满足译码器的要求。只要有PLD编程器，原则上就可以构成各种逻辑功能，当然也可以构造译码器，而且其保密性能会更好一些。,3. 静态RAM连接举例 1) 利用现成的译码器芯片 2 K8 bit芯片6116在8088系统总线上的连接如图5.5所示。,图5.5 6116的连接,2) 利用ROM作译码器 如上所述，74LS138和74LS154都可以作为存储器的译码电路。但是，一旦这些译码器的输入地址线连接完毕，其输出端所选择的地址空间也就再也不能改变了；如果要改变，就必须改变所
12、输入的地址线。因此，人们设想是否能设计一种可编程的地址译码器，其输出端选择的地址空间可以随编程的不同而不同。符合这种设计的地址译码器就是由ROM构成的地址译码器。下面举一个实例加以说明。,(070H)1110B (071H)1101B (072H)1011B (073B)0111B,在除上述4个单元外的其余单元都写入全“1”的数据，那么当微处理器的地址总线选中E0000HE1FFFH的存储空间时，由图5.6可知，此时恰好选中了63S241芯片的070H单元。该单元内容为Q4Q3Q2Q11110B，Q1端输出低电平，选通第1块存储器芯片6264。当微处理器的地址总线选中E2000HE3FFFH的
13、存储空间时，就会选中63S241芯片的071H单元。该单元内容为Q4Q3Q2Q11110B，Q2端输出低电平，选通第2块6264芯片。依次类推，就可以正确地完成地址译码功能。在这种情况下，4块6264芯片所占有的地址空间分别为：,第1块6264-E0000HE1FFFH 第2块6264-E2000HE3FFFH 第3块6264-E4000HE5FFFH 第4块6264-E6000HE7FFFH,图5.6 ROM地址译码器,图5.7 ROM作译码器的连接电路图,3) 利用数字比较器作译码器 厂家为用户生产了许多数字比较器，这些器件可以用作译码电路，而且使用方便。下面就以74LS688为例，说明如
14、何将数字比较器用作译码器。数字比较器74LS688的引线如图5.8所示。,图5.8 数字比较器74LS688的引线图,图5.9 利用数字比较器作译码器的内存连接电路,4) 利用PLD作译码器 这里主要说明如何利用简单的PLD实现译码器的功能。 顾名思义，PLD是可编程器件。厂家提供的PLD产品可供用户按自己的需求编程使用，而且后期产品大多都是可多次编程的。同时，厂家或第三方为这些产品配有专门的编程软件，用户使用起来是很方便的。 现以简单的PAL 16L8为例来说明如何将它用作译码器。假如利用62256(32 K8 bit)芯片构成64 KB的内存，其地址范围为A0000HAFFFFH。画出电路
15、连接图如图5.10所示。,图5.10 利用PLD作译码器,由图5.10可以看到，需用两片32 K8 bit的芯片构成64 KB的内存。图中用PAL 16L8作为译码器，定义其5个输入分别接A19A15，两个输出为 O1和O2。对PAL编程如下：,DATE 2006.6.6 CHIP DECORDER PAL16L8 ；pins 1 2 3 4 5 6 7 8 9 10 A19 A18 A17 A16 A15 NC NC NC NC GND ；pins 11 12 13 14 15 16 17 18 19 20 NC NC NC NC NC NC NC O1 O2 VCC EQUATIONS /
16、O1A19*/A18*A17*/A16*/A15； /O2A19*/A18*A17*/A16*A15,4. SRAM的时序 下面介绍SRAM的工作时序，在此基础上强调在工程应用中应注意的问题。 厂家生产的每一种SRAM芯片都有工作时序的要求，不同芯片的时序要求是不一样的。图5.11和图5.12分别画出了芯片6264的写入和读出的时序。,图5.11 SRAM 6264的写入时序,图5.12 SRAM 6264读出时序,5.2.2 EPROM,1. EPROM 2764的引线 2764是一块8 K8 bit的EPROM芯片。只要稍加注意，就可发现它的引线与前面提到的RAM芯片6264是可以兼容的，这对于使用者来说是十分方便的。在软件调试时，将程序先放在RAM中，以便在调试中进行修改。一旦调试成功，可把程序固化在EPROM中，再将EPROM插在原RAM的插座上即可正常运行。这是系统设计人员所希望的。EPROM的制造厂家已为用户提供了许多种不同容量、能与RAM相兼容的EPROM芯片。2764
