《基于单片机的高速数据采集系统设计》由会员分享，可在线阅读，更多相关《基于单片机的高速数据采集系统设计（27页珍藏版）》请在金锄头文库上搜索。
1、目 录1.绪论11.1课题研究的意义11.2数据采集技术的发展历程和现状11.3本文的研究内容21.4系统设计涉及的理论分析22.系统设计42.1方案选择42.2系统框图53.单元电路设计63.1信号调理电路63.2高速模块73.3 FPGA模块设计83.4MCU模块设计83.5数据采集通道总体原理图93.6硬件电路总体设计94.软件设计104.1 信号采集与存储控制电路工作原理104.2 信号采集与存储控制电路的FPGA实现114.3 原理图中的各底层模块采用VHDL语言编写124.3.1三态缓冲器模块TS8124.3.2分频器模块fredivid134.3.3地址锁存器模块dlatch81
2、44.3.4地址计数器模块addrcount154.3.5双口RAM模块lpm_ram_dp164.4 数据显示模块设计184.4.1 主程序184.4.2 INT0中断服务程序194.4.3 INT1中断服务程序194.5软件仿真204.5.1三态缓冲器模块TS8204.5.2分频器模块fredivid204.5.3地址锁存器模块dlatch8214.5.4地址计数器模块addrcount215.系统调试215.1 单片机子系统调试215.2 FPGA子系统调试225.3 高速A/D模块的调试226 总结22致谢22参考文献23附录25高速数据采集系统设计摘要：随着数字技术的飞速发展，高速数
3、据采集系统也迅速地得到了广泛的应用。在生产过程中，应用这一系统可以对生产现场的工艺参数进行采集、监视和记录，为提高生产质量，降低成本提供了信息和手段。在科学研究中，应用数据采集系统可以获取大量的动态数据，是研究瞬间物理过程的有力工具，为科学活动提供了重要的手段。而当前我国对高速数据采集系统的研究开发都处于起步阶段，因此，开发出高速数据采集系统就显得尤为重要了。本文针对高速数据采集系统中的实时性、采集速率等问题提出了一种结合FPGA与单片机的低成本高速数据采集系统设计方案。该系统以高速SOC单片机C8051F360和FPGA EP2C8T144为核心，运用模块化设计方法，实现软硬件设计，具有一定
4、的实用价值。关键词:C8051F360；EP2C8T144;ADC；数据采集；高速1.绪论1.1课题研究的意义随着信息技术的飞速发展，各种数据的实时采集和处理在现代工业控制中已成为必不可少的。这就为我们的设计提出了两个方面的要求：一方面，要求接口简单灵活且有较高的数据传输率；另一方面，由于数据量通常都较大，要求主机能够对实时数据做出快速响应，并及时进行分析和处理。FPGA与单片机相比，有着频率高，内部延时小，内部存储容量大等优点，比单片机更适应与高速数据采集的场合。比如在某些高冲击、高振荡场合下，需要对冲击过程的加速度数据进行回收，包括实时采集、存储以及事后回读分析。在这样的环境下，要求数据回
5、收系统具有采集的高速、实时性；存储的及时、正确性。FPGA（现场可编程逻辑门阵列）在高速数据采集方面具有单片机和DSP所不具备的优点。FPGA所要完成的功能完全由内部可编程硬件电路实现，具有并行执行、速度快、多功能、低功耗、可现场反复编程等特点。使用FPGA构成数据采集系统还可以减化外围控制电路，使系统更加简洁有效。1.2数据采集技术的发展历程和现状在数字技术日新月异的今天，数据采集技术的重要性是十分显著的。它是数字世界和外部物理世界连接的桥梁。而随着现代工业和科学技术的发展，对数据采集技术的要求日益提高，在雷达、声纳、图像处理、语音识别、通信、信号测试等科研实践领域中，都需要高精度，高数据率
6、的数据采集系统。它的关键技术为高速高精度的ADC技术，高数据率的存储和缓存技术以及系统高可靠性保证等。通过数据采集技术，科研人员在实验现场可以根据需要实时记录原始数据，用于实验室后期的分析和处理，对工程实践和理论分析探索具有重大意义。正是由于目前数据采集技术广泛应用在科研实践和工业生产中的各个领域，当前国外对采集技术的研究和发展比较成熟。按通道数分有单通道的、双通道的、多通道的(多达上百通道)；按采样率分可从几kHz到高达几个GHz；按分辨率分有8位、10位、12位、14位还有16位。在一些高端的示波器，频谱仪等测试仪器中，其采样率可达几个GHz，甚至几十个GHz。而国内由于发展时间短，芯片技
7、术等一些方面的限制，目前没有高水平的采集器出现。现在从高校到研究所到公司对采集器的需求越来越多，性能要求也越来越高。这种情况给我们研发和设计高速数据采集系统提供了很多机遇。1.3本文的研究内容设计一个高速数据采集系统，输入模拟信号为正弦信号，频率为200kHz，Vp-p小于等于0.5V。每次数据采集以20MHz的固定采样频率连续采集128点数据，采集完毕以后，用LCD模块回放显示采集信号波形。该系统具有实时采集、存储以及传输功能。（1）硬件设计：硬件部分包括FPGA最小系统电路、数据的实时采集电路、数据缓存部分以及与单片机通信接口部分电路等。（2）软件设计：通过编写程序，主要实现实时采集（A/
8、D采样）功能、数据缓存、与单片机进行通信等功能。（3）仿真结果及分析：主要是针对实时采集部分、数据缓存部分、与PC机通信部分进行时序仿真和功能仿真，根据仿真结果对设计进行分析。1.4系统设计涉及的理论分析1.4.1采样理论根据奈奎斯特定理，在进行模拟数字信号的转换过程中，只有采样频率fs大于被采样信号中最高频率fmax的2倍时，才能保证数字信号完整地保留了原始信号中的信息，实际应用中必须保证采样频率为信号最高频率的510倍。对于高频信号(f3MHz)，则必须达到10MHz以上的采样速率。1.4.2模数转换(ADC)基本原理及常用AD转换技术模数转换器ADC用来把连续变化的模拟信号转换为一定格式
9、的数字量。ADC转换器实际上就是一个编码器，输入的模拟量经过信号调理电路，抗混滤波电路进入AD转换电路，AD转换电路将模拟信号转换为数字信号送入数据处理系统。AD转换部分通常包括采样和保持，量化和编码两个部分组成。(1)采样和保持：由于被转换的电压是一个随时间不断地变换的模拟量，也就是，在各个不同的瞬间它的大小是不同的。同时，要把一定幅度的电压转换为数字量都需要一定的时间。通常以一定的时间间隔周期地“读取”输入信号的大小，并转换为与其大小对应的数字量。这个过程被称为采样。采样定理告诉我们，一个频谱有限的模拟信号，其采样频率必须至少大于等于模拟信号最高有效频率分量的两倍，防止出现频谱的失真。由于
10、采样脉冲的宽度往往都是很小的，而实现转换是需要时间的，为使后续电路能很好的对这个采样结果进行处理，通常要把采样值保存下来，直到下一次采样再更新，这个过程为保持。(2)量化和编码：通过采样保持电路，输入信号虽然已经不是一个平滑的连续变化的电压，但它还是一个在某个区间范围内任意取值的模拟量。因此，用数字量来表示模拟量时就需要一个类似与四舍五入的过程，即量化。显然此过程，量化前后的值是不相等的，这个差值为量化误差。而且量化的等级越细，量化误差越小。量化后的信号，虽然是一个离散量，但是为了使数字系统可以对其进行传输和处理，还必须用若干位二进制代码来表示量化结果，这个过程就是编码。AD转换器的主要技术指
11、标如下：(1)分辩率(Resolution)指数字量变化一个最小量时模拟信号的变化量，定义为满刻度与n的平方的比值。分辩率又称精度，通常以数字信号的位数来表示。(2)转换速率(Conversion Rate)是指完成一次从模拟转换到数字的AD转换所需的时间的倒数。积分型AD的转换时间是毫秒级属低速AD，逐次比较型AD是微秒级属中速AD，全并行串并行型AD可达到纳秒级。采样时间则是另外一个概念，是指两次转换的间隔。为了保证转换的正确完成，采样速率(Sample Rate)必须小于或等于转换速率。因此有人习惯上将转换速率在数值上等同于采样速率也是可以接受的。常用单位是ksps和Msps，表示每秒采
12、样千百万次。(3)量化误差(Quantizing Error)由于AD的有限分辩率而引起的误差，即有限分辩率AD的阶梯状转移特性曲线与无限分辩率AD(理想AD)的转移特性曲线(直线)之间的最大偏差。通常是1个或半个最小数字量的模拟变化量，表示为1LSB、12LSB。(4)偏移误差(Offset Error)输入信号为零时输出信号不为零的值，可外接电位器调至最小。(5)满刻度误差(Full Scale Error)满度输出时对应的输入信号与理想输入信号值之差。(6)线性度(Linearity)实际转换器的转移函数与理想直线的最大偏移，不包括以上三种误差。1.4.3现场可编程门阵列(FPGA)基础
13、知识现场可编程门阵列(FiledProgrammable GateArray)，简称FPGA，是在CPLD的基础上发展起来的高性能可编程器件。其集成度很高，密度从数万门系统到数千万门系统不等，可以完成及其复杂的时序和组合逻辑电路功能，适用于高速，高密度的高端数字逻辑设计领域。FPGA产品一般分为两种类型，一类是基于乘积项(ProductTerm)技术，用电可擦除可编程只读存储器(EEPROM)或闪存(Flash)制造，多用于5000门一下的小规模设计。另一类基于查找表(LookUp table)技术，用静态存取存储器(SRAM)工艺制造，密度高，触发器多，多用于10000 门以上的大规模设计。
14、采用SRAM工艺制造的FPGA，掉电后数据会消失，因此，调试期间可以用下载电缆配置FPGA器件，调试完成后，需要将数据固化到一个专用的EEPROM中，上电后，由这片配置EEPROM先对FPGA加载数据，十几个毫秒后，FPGA就可正常工作。FPGA的基本组成部分有可编程输入输出单元，基本可编程逻辑单元，嵌入式RAM，丰富的布线资源，底层嵌入功能单元，内嵌专用硬核等。(1)可编程输入输出单元输入输出单元(InputOutput)简称YO单元，它们是芯片与外界电路的接口部分，完成不同的电气特性下对输入输出信号的驱动和匹配需求。为了使FPGA有更灵活的应用，目前大多数FPGA的IO单元被设计为可编程模
15、式，即通过软件的灵活配置，可以适配不同的电气标准与YO物理特性；可以调整匹配阻抗特性，上下拉电阻；可以调整输出驱动电流的大小等。(2)基本可编程逻辑单元基本可编程逻辑单元是可编程逻辑的主体，可以根据设计灵活的改变其内部连接和配置，完成不同的逻辑功能。FPGA一般是基于SRAM工艺的，其基本可编程逻辑单元几乎都是由查找表(LUT，Look-Up table)和寄存器(Register)组成的。查找表一般完成纯组合逻辑功能。组合逻辑的输入作为地址线连接到查找表，查找表中已经事先写入了所有可能的逻辑结果，通过地址查找到相应的逻辑。寄存器用于完成同步时序逻辑设计。(3)嵌入式RAM目前大多数FPGA内部都内嵌了块RAM(Block RAM)。FPGA内部嵌入可编程RAM模块，大大的扩展了FPGA的应用范围和使用灵活性。FPGA内部的RAM可以灵活配置为单端口RAM，双端口RAM，FIFO等常用存储结构。通过对RAM赋予初值，还可以实现ROM的功能。(4)丰富的布线资源布线资源连通FPGA内部所有单元，连线的长度和工艺决定着信号在连线上的驱动能力和传输速度。FPGA内部有着非常丰富的布线资源，这些布线资源根据工艺，长度，宽度和分布位置的不同而被划分为不同的等级。有一些是全局性的布线资源，用于完成器件内部的全局时钟和全局复位
