《数电课件第2章门电路》由会员分享，可在线阅读，更多相关《数电课件第2章门电路（105页珍藏版）》请在金锄头文库上搜索。
1、第 2 章 逻 辑 门 电 路,习题与思考题,2.1 半导体二极管门电路,2.3 TTL 集成门电路,2.4 CMOS集成门电路,2.2 半导体三极管门电路,部分74和4000系列芯片列表,门电路：实现基本逻辑运算和复合逻辑运算的单元电路。,正逻辑：高电平代表1；低电平代表0。,负逻辑：高电平代表0；低电平代表1。,学习要点：各种门电路的工作原理，要求理解；而各种门电路的外部特性和应用是本章重点。,为了保证可靠性， 输出电平范围小于输入电平范围,VDVON （定性的认为0.7V ），导通，相当于闭合的开关，认为其导通电压基本不变，此特点称为“钳位” 否则，截止状态，二极管相当于断开的开关,2.
2、1 半导体二极管门电路,2.1.1 二极管的开关特性,单向导电性,二极管的开关等效电路：,折线模型,恒压降模型,理想模型,2. 二极管或门 (跳跃一下),高电平(2-5V)代表1；低电平(0-0.8V)代表0。二极管开启电压VON 定性的认为0.7V。 设：VCC=5V, VIH=3V, VIL=0V,0,2.3,2.3,2.3,2.1.2 二极管门电路,1. 二极管与门,3.7,高电平(2-5V)代表1； 低电平(0-0.8V)代表0。 设：VCC=5V, VIH=3V, VIL=0V,0.7,0.7,0.7,缺点：1.电平偏移大； 2.负载能力差。 保护电路和钳位电路或作逻辑电路的输入级,
3、2.2 半导体三极管门电路,2.2.1 三极管的开关特性,放大区,有时候可以等效来看,同样可以做条件 判断工作状态!,截止状态,饱和导通状态,三极管的开关等效电路,放大状态,2.2.2 三极管反相器,=30 VCES = 0.3V,VIH=5V VIL=0V,例2-1分析如图所示的反相器电路,（1）计算并说明电路参数的设计是否合理。,（2）试说明电路中哪些参数影响三极管是否饱和？,RB越小 ，RC越大， 越大，三极管越易于饱和,动态开关特性,PN结存在电容效应。 在饱和与截止两个状态之间转换时，iC的变化将滞后于VI，则VO的变化也滞后于VI。,三极管饱和深度(IB/IBS)越深,饱和到截止转
4、换的延迟时间越长!,2.3 TTL 集成门电路,英文Integrated Circuit-IC。,集成电路的优点：体积小、重量轻、功耗低、可靠性高，等等。,拥有十几亿个晶体管,半导体晶体生长炉,无尘室内进行芯片检测,Wafer die,晶片与芯片和集成元件比较,按集成度分类：,小规模集成电路SSI: Small Scale Integration; 中规模集成电路MSI: Medium Scale Integration; 大规模集成电路LSI: Large Scale Integration; 超大规模集成电路VLSI: Very Large Scale Integration; 甚大规模集
5、成电路ULSI: Ultra-Large Scale Integration。,按制造工艺分类：,双极型集成电路；如TTL和DTL (Diode-Transistor Logic),单极型集成电路；如CMOS， NMOS和PMOS,TTL-Transistor-Transistor Logic三极管三极管逻辑(电路) 5-V TTL: 0-0.8V输入低电平；2-5V输入高电平 0-0.4V输出低电平；2.4-5V输出高电平,2.3.1 TTL反相器电路结构及原理,VCC=5V, VIH=3.4V, VIL=0.2V,1. VI =VIL=0.2V: T1深度饱和,T2和T5截止,T4和D2导
6、通，输出高电平3.6V,T1工作在倒置状态, VB1=2.1V, 而不是4.1V；T2、T5导通。 T2: IBS2=ICS2/=(VCC-VCES2-VBE5)/(R2)=(4V/1.6K)/20= 0.125mA; IB2=IB1=(5-2.1)/4k=0.72mA， T2饱和, T5饱和, T4截止。 VO=VCES50.3V,2. VI =VIH=3.4V:,电平标准,74基本系列 7404 (6个),2.1V,T1 T2等效电路分析,1. VI =VIL: VB1钳位在0.9V,T2和T5截止,T4和D2导通，输出高电平3.6V,T1发射结截止, 集电结导通, VB1=2.1V; T
7、2,T5导通,并饱和; T4截止。 VO=VCES50.3V,2. VI =VIH:,0.2V,0.9V,3.6V,3.4V,2.1V,1V,5V,0.3V,更优的传输曲线,CD段中点的输入电压称为阈值电压， 用VTH 表示，用来粗略估计逻辑状态。,VI 1.4V, DE段称为饱和区(T5工作状态,静态);,2.3.2 TTL反相器的电压传输特性和抗干扰能力,1. 电压传输特性曲线,3. 抗干扰能力（噪声容限）,高电平噪声容限：,低电平噪声容限：,1. 输入特性,驱动,负载,VIL, IIL=-1mA VIH, IIH=0.04mA,2.3.3 反相器的静态输入特性、输出特性和负载能力,2.1
8、V,负载电流,2. 输入端负载特性,计算过程,关门电阻ROFF=0.7 k 开门电阻 RON=2 k,2.1V,1.4V,4.3V ?,题2.7以下为TTL门电路，问输出逻辑（输入端负载特性）,3.输出特性,1）高电平输出特性,受功耗限制,TTL门输出高电平最大负载电流不超过0.4mA。,饱和状态:,IB4,IC4,放大状态:,T4是饱和还是放大状态？ 驱动电流,开关速度,驱动能力 （共集电极,射极跟随器）,输出电阻ROR4,输出电阻ROR2/,2）低电平输出特性,T5饱和, c-e间等效电阻(输出电阻)不超过10欧姆, 因此直线斜率很小, 带负载能力强。所以可以说输出电阻小，带负载能力强。,
9、IOL=16mA,输入电阻和输出电阻可以作为衡量负载和驱动能力的依据！,3）驱动能力和负载大小与输出和输入电阻的关系（电压驱动）： 驱动能力/带负载能力：输出电阻越小，能力越强； 负载大小/轻重：输入电阻越大，作为负载越小。,RL,= RI,驱动/输出,负载/输入,iL,这也是为什么要把电路的输入和输出回路分开！,如果是电流驱动呢？ 这种情况比较少！,题2.14 TTL门电路驱动LED, 要求VIVIH是LED发光，LED导通电流10mA。IOH=0.4mA，IOL=16mA。下列那种方案可行？VCC=5V，VOL=0.3V，限流电阻R阻值为多少？,方案（a）行，（b）不行，因为高电平输出驱动
10、电流小于负载电流,4. TTL反相器的带负载能力,N称为门的扇出系数 (Fan Out),IOH (max)=NOHIIH,NOH,1）驱动门输出高电平时的负载能力,IOL(max)=NOLIIL,2）驱动门输出低电平时的负载能力,N=min(NOH,NOH)=min(10,16)=10,NOL,2.3.4 TTL反相器的动态特性,1.传输延迟时间,延迟作用是由晶体管的延迟时间，电阻以及寄生电容等因素引起的,2. 电源动态尖峰电流,1) 静态电流：,输入高电平:ICCL=iB1+iC2,=(5-2.1)/4+(5-1)/1.6=3.2mA,输入低电平ICCH =iB1,=(5-0.9)/4=1
11、mA,2) 动态尖峰电流,此电流最大可达30多mA.,电源尖峰电流的不利影响：,1.使电源平均电流增加；,2.通过电源线和地线产生内部噪声。,7404数据表说明,因此数字芯片周围往往有许多电容起到过滤噪声的作用,7404 Data sheet,常见封装形式,Dual In-line Package 双列直插式封装,Ball Grid Array Package 球栅阵列封装,Small Outline Package 小外形封装,Quad Flat Package 四角扁平封装,7400 TTL 2输入端四与非门 7401 TTL 集电极开路2输入端四与非门 7402 TTL 2输入端四或非门
12、 7403 TTL 集电极开路2输入端四与非门 7404 TTL 六反相器 7405 TTL 集电极开路六反相器 7406 TTL 集电极开路六反相高压驱动器 7407 TTL 集电极开路六正相高压驱动器 7408 TTL 2输入端四与门 7409 TTL 集电极开路2输入端四与门 7410 TTL 3输入端三与非门 7411 TTL 3输入端三与门 7412 TTL 开路输出3输入端三与非门 74133 TTL 13输入端与非门 74136 TTL 四异或门,常见TTL门电路型号,2.3.5 其他类型的TTL门电路,1. 其他逻辑功能的门电路,1）与非门（7400）,2.15输入端负载特性，
13、前提:TTL与非门电路,(1)VI1悬空 (2)VI1接低电平(0.2 V) (3)VI1接高电平(3.2 V) (4)VI1经50欧姆接地 (5)VI1经10k欧姆接地,1.4V 0.2V 1.4V (VCC-VBE1)/(0.05+4)*0.05=0.053V 0V 1.4V,总结: 对于与门、与非门 VI1输入低电平时,VI2=VI1 VI1输入高电平时,VI2=1.4V,2.1V,2）或非门（7402）,特殊状态：只有T2和T2同时截止时,输出才会为高电平,否则输出低电平,A,B,用特殊状态法分析,2.*输入端负载特性，前提：TTL或非门电路,(1)VI1悬空 (2)VI1接低电平(0
14、.2 V) (3)VI1接高电平(3.2 V) (4)VI1经50欧姆接地 (5)VI1经10k欧姆接地,1.4V 1.4V 1.4V 1.4V 1.4V,总结: 对于或门、或非门 无论VI1输入什么电平, VI2=1.4V,电路结构和逻辑关系存在一一对应的关系 所以可以利用电路结构直接判断逻辑关系,与逻辑结构 或非逻辑结构 非逻辑结构,同逻辑结构 （输入缓冲）,3）与或非门（7450）,结构分析法,3. 三态输出门电路74134 (TS门: Three-State Output Gate )跳跃到P67,EN为使能端。当EN0时, 电路工作在逻辑状态, 称低电平有效；否则, 为高电平有效。,
15、EN为低电平时, 二极管D截止，对电路无影响; 电路为与非逻辑。,EN为高电平时, T5截止; T4基极电位被钳在0.9V左右, 因此, T4支路截止。从而输出端出现高阻状态（Z）。,三态门的用途,另一种常见符号,2.集电极开路门（7401）(OC门: Open Collector Gate)跳跃回P63,特点: 1.增大带负载能力 2.高电平转换 3.OC门输出端可以直接并联,高阻(高电平) 低电平,特点: 4.输出端并联实现线与(Wired AND)逻辑,H: 高电平 L: 低电平 Z: 高阻,Y=(AB).(CD),负载电阻RL的计算:,注: 1. ICEO直开路门截止时的漏电流，数值一
16、般很小 2. P指的是输入端的个数,IRL,1) VO=VOH,驱动电流,RL在求出的范围内取值： 取值偏大会降低工作速度；取值偏小会增加电源功耗。,只有一个门输出低电平是最不利情况The Worst Case,注: m指的是门电路的个数,IRL,2) VO=VOL,(伪)负载电流,非门：IIL= (VCC- VIL- Vbe)/R1 = IB 与/与非门输入端并联： IIL = IIL1+ IIL2= IB/2 + IB/2 = IB 即 IIL1和IIL2是从IB分流得到的,或/或非门： IIL = 2IB 每个输入端都是单独的一个三极管， 所以无论输入低电平还是高电平，都应按输入端数计算负载电流,负载电流的计算规则,多余输入端如何处理：,以与非门为例，,欲实现 Y=(AB)=A,显然应使B=1，方法有：,1.接高电平；,2.接VCC；,3.悬空；,4
