数电3.3.33.3.4数据选择器与加法器

上传人:E**** 文档编号:90979252 上传时间:2019-06-20 格式:PPT 页数:32 大小:713KB
返回 下载 相关 举报
数电3.3.33.3.4数据选择器与加法器_第1页
第1页 / 共32页
数电3.3.33.3.4数据选择器与加法器_第2页
第2页 / 共32页
数电3.3.33.3.4数据选择器与加法器_第3页
第3页 / 共32页
数电3.3.33.3.4数据选择器与加法器_第4页
第4页 / 共32页
数电3.3.33.3.4数据选择器与加法器_第5页
第5页 / 共32页
点击查看更多>>
资源描述

《数电3.3.33.3.4数据选择器与加法器》由会员分享,可在线阅读,更多相关《数电3.3.33.3.4数据选择器与加法器(32页珍藏版)》请在金锄头文库上搜索。

1、数字电子技术基础,信息科学与工程学院基础电子教研室,地址输入端,片选输入端,输出端,低电平有效,内容回顾,n-2n 线译码器,包含了n变量所有的最小项。加上与非门,可以组成任何形式的输入变量小于或等于n的组合逻辑函数。,步骤:,1、首先将逻辑函数表示成最小项和的形式,2、将逻辑函数表示成3-8译码器的输出 信号的形式,3、画出电路图,注意译码器的片选端的连接,用74LS138实现组合逻辑函数的步骤,内容回顾,显示器件:,七段LED显示器,a,b,c,d,f,g,e,共阳极LED,共阴极LED,内容回顾,BCD七段字符显示译码器 (代码转换器)74LS48,内容回顾,从一组数据中选择一路信号进行

2、传输的电路,称为数据选择器。,地址信号,输入信号,输出信号,数据选择器类似一个单刀多掷开关。选择哪一路信号由相应的一组地址信号控制。,3.3.3 数据选择器,一、数据选择器(74LS153)的工作原理,数据输入端,地址输入端,控制端,输出端,0,功能表,D0,D1,D2,D3,数据输入端,地址输入端,控制端,输出端,数据输入端,控制端,输出端, 作数据选择,以实现多路信号分时传送; 级联扩展; 实现组合逻辑函数; ,二、数据选择器的应用,1. 用74LS153构成八选一数据选择器, 74LS153为双四选一数据选择器,需一片即可产生八路输入信号; 需三位地址线控制八路输入端; 用最高位控制芯片

3、的控制端; 两个输出端相或产生输出信号,分析:,D0D3,D0D3,1. 用74LS153构成八选一数据选择器,1. 用74LS153构成八选一数据选择器,D4D7,D4D7,2. 用数据选择器设计逻辑电路,类似三变量函数的表达式!,例1:,利用四选一选择器实现如下逻辑函数。,与四选一选择器输出的逻辑式比较,可以令:,变换,C,B,F,接线图,【例2】 试用4选1数据选择器实现三变量函数:,分析: 选择地址输入,令A1A0=AB(可任意选择),与四选一选择器输出的逻辑式比较,将F与Y对照可得,【例2】设计一个用3个开关控制灯的逻辑电路,要求任一个开关都能控制灯的由亮到灭或由灭到亮。,用n位输入

4、的数据选择器,可以产生任何一种输入变量数不大于n+1的组合逻辑函数。,设计时采用函数式对照法。地址端作为输入端,数据输入端可以综合为一个输入端。,加法运算的基本规则:,(1)逢二进一。,(2)最低位是两个数最低位的相加,不需考虑进位。,(3)其余各位都是三个数相加,包括加数、被加数和低位来的进位。,(4)任何位相加都产生两个结果:和、向高位的进位,3.3.4 加法器,一、1位加法器,真值表,A-被加数;B-加数; S-和;C-进位。,全加器:,A-被加数;B-加数;CI-低位的进位;S-和;CO-向高位的进位。,相加过程中,既考虑加数、被加数又考虑低位的进位位。,全加器的真值表,1,【例】用3-8译码器和数据选择器实现加法器。,B,CI,S,CO,A,1,二、多位加法器,串行进位加法器,【例】 试采用加法器完成8421 BCD码到余3码的转换。,即:Y3Y2Y1Y0 = DCBA + 0011,作业: P183 3.16,

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 高等教育 > 大学课件

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号