《重庆大学嵌入式复习重点》由会员分享，可在线阅读，更多相关《重庆大学嵌入式复习重点（26页珍藏版）》请在金锄头文库上搜索。
1、1 目录 嵌入式概念、组成2 含义解释3 GPIO5 SysTick6 PLL7 有限状态机8 UART.9 中断12 DAC(数字模拟转换)、采样 14 ADC(模拟数字转换) 16 实验代码/作业18 2 嵌入式概念、组成嵌入式概念、组成 3 含义解释含义解释 FLASH： FLASH 存储器又称闪存，它结合了 ROM 和 RAM 的长处，不仅具备电子可擦除可编程 （EEPROM）的性能，还不会断电丢失数据同时可以快速读取数据（NVRAM 的优势）， U 盘和 MP3 里用的就是这种存储器。在过去的 20 年里，嵌入式系统一直使用 ROM （EPROM）作为它们的存储设备，然而近年来 Fl
2、ash 全面代替了 ROM（EPROM）在嵌入 式系统中的地位，用作存储 Boot loader 以及操作系统或者程序代码或者直接当硬盘使 用（U 盘）。目前 Flash 主要有两种 NOR Flash 和 NADN Flash NOR Flash： 读取和常见的 SDRAM 的读取一样，用户可以直接运行装载在 NOR FLASH 里面的代 码，这样可以减少 SRAM 的容量从而节约了成本 NAND Flash： 没有采取内存的随机读取技术，采用这种技术的 Flash 比较廉价。用户不能直接运 NAND Flash 上的代码，因此好多使用 NAND Flash 的开发板除了使用 NAND Fl
3、ash 以外，还作上了一块小的 NOR Flash 来运行启动代码 性能比较： NOR 的读速度比 NAND 稍快一些。 NAND 的写入速度比 NOR 快很多。 NAND 的 4ms 擦除速度远比 NOR 的 5s 快。 大多数写入操作需要先进行擦除操作。 NAND 的擦除单元更小，相应的擦除电路更少。 操作方式： NOR Flash： 应用程序对 NOR Flash 芯片操作以字为基本单位，为方便管理通常分为 128KB 或 64KB 的逻辑块，块内分为不同扇区，读写时指定逻辑块号与片偏移 NAND Flash： 应用程序对 NAND Flash 芯片操作以块为基本单位，块大小 8KB，块
4、内分页， 一般大小 512 字节，若要修改一个字节需重写整个块 UART（Universal asynchronous receiver/transmitter，通用异步收发传输器）： 是一种异步收发传输器， 将要传输的资料在串行通信与并行通信之间加以转换， 异步的 并允许双向通信 SSI（Synchronous serial interface，串行外设接口）： 是各类 DSP 处理器中的常见接口，用于中等速度的 I/O 设备 I2C（Inter-integrated circuit，集成电路总线）： 这种总线类型是一种简单、双向、二线制、同步串行总线，主要是用来连接整体电路， 用于低速外围
5、设备 Timer （Periodic interrupts, input capture, and output compare） ： input capture和output compare 用来创建周期性中断并且测量周期、脉冲宽度、相位和频率 PWM（Pulse width modulation，脉冲宽度调制）： 利用微处理器的数字输出来对模拟电路进行控制的一种非常有效的技术，PWM 输出用 于将可变功率应用于电机接口，在典型电机控制中，输入捕捉来测量转速 ADC（Analog to digital converter, measure analog signals）： 4 用来测量模拟信
6、号的振幅，在数据采集系统中起重要作用 Analog Comparator（Compare two analog signals）： 模拟比较器用来对比两个模拟输入，并根据更大的模拟输入来产生一个数字化输出 QEI（Quadrature encoder interface，正交编码器接口）： 用来作为与无刷直流电动机的接口 USB（Universal serial bus，通用串行总线）： 是一种高速串行通信通道 Ethernet（High-speed network）： 以太网端口可以将微控制器与因特网或一个局域网桥接起来 CAN（Controller area network，一种串行通信协
7、议）： 用来创建一个在微控制器和机器之间的高速通信通道，常用于分布式控制系统的应用 并行端口并行端口 I/O 并行口可以作为输入口也可以作为输出口， 其中的数据端口、 控制端口都可以作为数字 输出端口 5 GPIOGPIO 杂项：杂项： 引脚可配置为数字 I / O，模拟输入，定时器 I / O 或串行 I / O 一个允许软件读取外部数字信号的的输入端口只能读， 输出端口可以像正常存储器一样 参与读取和写入周期 GPIO 配置流程：配置流程： 1、SYSCTL_RCGC2_R 寄存器中激活其时钟激活其时钟 SYSCTL_RCGC2_R |= 0x00000020; / 1) activate
8、 clock for Port F delay = SYSCTL_RCGC2_R; / allow time for clock to start 2、通过向 LOCK 寄存器写入一个特殊值，然后设置 CR 寄存器中的位，来解锁端口解锁端口 GPIO_PORTF_LOCK_R = 0x4C4F434B; / 2) unlock GPIO Port F GPIO_PORTF_CR_R = 0x1F; / allow changes to PF4-0 3、清除 AMSEL 寄存器中的位来禁用模拟禁用模拟功能 GPIO_PORTF_AMSEL_R = 0x00; / 3) disable analo
9、g on PF 4、清除清除 PCTL 寄存器中的位寄存器中的位来选择 GPIO 功能 GPIO_PORTF_PCTL_R = 0x00000000; / 4) PCTL GPIO on PF4-0 5、清除或设置 DIR 寄存器中的位来指定引脚是输入还是输出，设定方向设定方向 GPIO_PORTF_DIR_R = 0x0E; / 5) PF4,PF0 in, PF3-1 out 6、清除清除 AFSEL 寄存器中的相应位寄存器中的相应位 GPIO_PORTF_AFSEL_R = 0x00; / 6) disable alt funct on PF7-0 7、通过将 1 写入 DEN 寄存器来
10、使能相应的 I / O 引脚，启用数字端口启用数字端口 GPIO_PORTF_DEN_R = 0x1F; / 7) enable digital I/O on PF4-0 8、在 PUR 寄存器中为两个开关输入设置了一个内部上拉电阻 GPIO_PORTF_PUR_R = 0x11; / enable pull-up on PF0 and PF4 6 SysTick 定义：定义：SysTick 是一个简单的计数器，我们可以用它来创建时间延迟并产生周期性中断 硬件实现：硬件实现：SysTick 的基础是一个以总线时钟频率运行的 24 位递减计数器 初始化步骤：初始化步骤： 1、清除 ENABLE
11、来停止计数器 2、指定 RELOAD 值 3、通过 NVIC_ST_CURRENT_R 清除计数器 4、设置 CLK_SRC = 1 并通过指定中断操作（INTEN 在 NVIC_ST_CTRL_R 中） 代码：代码： 7 PLL 定义：定义： 锁相环（PLL: Phase-locked loops）是一种利用反馈（Feedback）控制原理实现的频率及 相位的同步技术， 其作用是将电路输出的时钟与其外部的参考时钟保持同步。 当参考时钟的 频率或相位发生改变时，锁相环会检测到这种 变化，并且通过其内部的反馈系统来调节输 出频率，直到两者重新同步，这种同步又称为“锁相”（Phase-locked
12、） PLL 代码：代码： PLL.c: main.c: 8 有限状态机有限状态机 定义：定义： 有限状态机（FSM）是一种抽象概念，它像算法一样描述问题的解决方案。与提供一系 列需要遵循以实现问题解决方案的步骤不同的算法不同， FSM 将系统 （该解决方案是系统行 为的实现）描述为一种机器，该机器根据输入和生成而改变状态而产出适当输出 代码：代码： 9 UART 延迟时间延迟时间：I / O 设备指示服务的时间与启动服务的时间之间的时间 吞吐量吞吐量/带宽带宽：系统可以处理的最大数据流量（bytes/second） 波特率波特率：每单位时间的总位数。波特率= 1 / bit-time 带宽带宽
13、：每单位时间的数据。带宽=(data-bits/frame-bits)*波特率 比特率比特率=(总线时钟频率)/(16*分频器(divider) 如:19.2 kb/s,总线时钟是 8 MHz,比特率=8 MHz /(16*19.2 k)= 26.04167 = 11010.0000112 串行通信：串行通信： - 发送数据（TxD），接收数据（RxD）和 Signal Ground（SG）实现双工通信链路 - 两个通信设备必须以相同的比特率运行 - 最低有效位先发送 代码：代码： UART 初始化： UART Busy-Wait Send/Recv： 10 传送字符代码：传送字符代码： St
14、ring 到 long 转换： 输入十进制数： long 到 String 转换： 输出电压值到外部设备： 11 输出 long 到外部设备： UART 灯代码：灯代码： 12 中断中断 定义：定义：中断是软件执行的自动传送，以响应与当前软件执行异步的硬件事件（触发器） 产生来源产生来源/原因原因:1)外部 I / O 设备（如键盘或打印机） 2)内部事件（如操作码故障或定期计时器）。 条件：条件：当硬件需要或可以提供服务时（忙状态到完成状态） 中断步骤：中断步骤： 1、主程序的执行被暂停 1)当前指令完成 2)暂停执行并将 8 个寄存器(R0-R3,R12,LR,PC,PSR)push 进
15、stack 3)LR 设置为 0xFFFFFFF9(表示中断返回) 4)IPSR 设置为中断号 5)将 PC 设置为 ISR 地址(中断向量) 2、中断服务程序(ISR)被执行 清除请求中断的标志，执行必要的操作，使用全局变量进行通信 3、ISR 执行 BX LR 时，主程序恢复 从堆栈中 pop 出 8 个寄存器 中断服务程序中断服务程序 ISR： 定义：硬件请求中断时执行的软件模块 ISR 提供必要的服务后，它将执行 BX LR；ISR 软件必须在退出之前平衡堆栈；局部变量， 共享全局内存变量，私有全局变量；ISR 应尽可能快地执行 中断向量表：中断向量表： 所有中断系统都必须具备计算机确
16、定信号源的能力。 向量化的中断系统为每个设备使用 不同的连接，以便计算机可以自动解决问题。您可以识别矢量系统，因为每个器件都有一个 单独的中断向量地址。使用轮询中断系统时，中断软件必须轮询每个设备，寻找请求中断的 设备。TM4C 微控制器上的大多数中断都是向量化的，但有一些触发器共享相同的向量。对 于这些中断，ISR 必须查询哪个触发器导致中断。例如，一个 GPIO 端口上的所有输入引脚 都可以触发中断，但触发标志共享相同的向量。因此，如果一个 GPIO 端口上的多个引脚被 布防，共享 ISR 必须进行轮询以确定哪一个请求的服务。 13 嵌套向量中断控制器：嵌套向量中断控制器： 定义：在多个来源的中断之间进行协调的硬件单元 功能：1)定义每个中断源的优先级（NVIC_PRIx_R 寄存器） 2)为每个中断源分配使能标志（NVIC_EN0_R 和 NVIC_EN1_R） 14 DAC(数字数字模拟转换模拟转换)、采样、采样 奈奎斯特采样定理：奈奎斯特采样定理： 奈奎斯特定理指出，如果信号以 fs 的频率进行采样，那么数字采样只包含 0 到 1/2 fs 的
