《数字电子技术基础电子教案周良权5章节》由会员分享，可在线阅读，更多相关《数字电子技术基础电子教案周良权5章节（130页珍藏版）》请在金锄头文库上搜索。
1、概 述,计数器,寄存器和移位寄存器,时序逻辑电路的分析方法,集成时序逻辑电路应用设计举例,同步时序逻辑电路的设计,第5章 时序逻辑电路,用驱动方程、状态方程和时序图分析时序逻,了解：中规模集成移位寄存器的应用方法。,掌握：,辑电路的方法。,集成时序逻辑电路器件功能表的读法。 单向、双向及循环移位寄存器的逻辑功能。,熟悉：移位寄存器的工作原理。,本章教学基本要求,常用中规模计数器的应用方法。,同步和异步二进制、十进制、N进制及各种可 逆计数器的工作原理的分析方法。,时序逻辑电路的特点,任何时刻的输出不仅取决于该时刻的输入信号，而且与电路原有的状态有关。,逻辑功能特点：,电路结构特点：,由存储电路
2、和组合逻辑电路组成。,时序逻辑电路的类型,所有触发器的时钟端连在一起。所有触发器在同一个时钟脉冲 CP 控制下同步工作。,时钟脉冲 CP 只触发部分触发器，其余触发器由电路内部信号触发。因此，触发器不在同一时钟作用下同步工作。,5.1 概 述,时序电路的一般方框图如下：,X(x1,x2xi)代表输入信号,Y(y1,y2yj)代表输出信号,Z(z1,z2zk)代表存储电路的输入信号,Q(q1,q2ql)代表存储电路的输出,这些信号之间的关系可以用三个向量函数表示: Y(tn) = FX(tn),Q(tn) 输出方程 Q(tn+1) = GZ(tn),Q(tn) 状态方程 Z(tn) = HX(t
3、n),Q(tn) 驱动方程 tn ,tn+1表示相邻的两个离散时间。Q 称为状态向量。,时序电路的表示,一、状态转换表,将任何一组输入变量及电路初态的取值代入状态方程 和输出方程，即可算出电路的次态和输出值。,二、状态转换表,以小圆圈表示电路的各个状态，圆圈中填入存储单元 的状态值，圆圈之间用箭头表示状态转换的方向，箭头旁 注明输入变量取值和输出值，输入和输出用斜线分开。,三、时序图,把在时钟序列脉冲作用下存储电路的状态和输出状态随时间变化的波形画出来，称为时序图。,主要要求：,掌握同步时序逻辑电路的分析方法，了解异 步时序逻辑电路的分析方法。,理解时钟方程、驱动方程、输出方程、状态 方程、状
4、态转换真值表、状态转换图和时序 图等概念及求取方法。,5.2 时序逻辑电路的分析方法,一、同步时序逻辑电路的分析方法：,基本步骤：,1.根据给定电路写出其时钟方程、输出方 程、,2.求状态方程。,3.进行状态计算。把电路的输入和现态各种可能取值组合代入状态方程和输出方程进行计算,得到相应的次态和输出。,4.画状态图(或时序图),触发器输入信号的逻辑函数式,驱动方程,时序电路过程分析图,例 试分析图示电路的逻辑功能，FF1、FF2和FF3为下降沿触发的JK触发器,输入端悬空时相当于逻辑1状.,解：这是时钟 CP 下降沿触发的同步时序电路，,分析如下：,1 .写方程式,（1）根据给定的逻辑图写出驱
5、动方程,1J,1K,1 .写方程式,（1）根据给定的逻辑图写出驱动方程,（2）将上式的驱动方程代入特性方程,中去,可得到状态方程:,（3）输出方程,2、列状态转换表,3.画状态转换图,4.画时序图:,必须画出一个计数周期的波形,1,2,3,4,5,6,7,七进制计数器,了解集成移位寄存器的应用。,主要要求：,理解寄存器和移位寄存器的作用和工作原理。,5.3 寄存器和移位寄存器,下面请看置数演示,5.3.1寄存器,Register，用于存放二进制数码。,D0 D3 称为并行数据输入端，当时钟 CP 上升沿到达时，D0 D3 被并行置入到 4 个触发器中，使 Q3 Q2 Q1 Q0 = D3 D2
6、 D1 D0。,Q0 Q3 是同时输出的，这种输出方式称并行输出。,一、由RS触发器构成的寄存器,并行输入、并行输出方式,二、由D触发器构成的寄存器,并行输入、并行输出方式,5.3.2 移位寄存器,在控制信号作用下，可实现右移也可实现左移。,Shift register 用于存放数码和使数码根据需要向左或向右移位。,1. 单向移位寄存器的结构与工作原理,1. 单向移位寄存器的结构与工作原理,设串行输入数码DI= 1101，电路初态为 Q3Q2Q1Q0= 0000。,可见，移位寄存器除了能寄存数码外，还能实现数据的串、并行转换。,举例说明工作原理,由JK触发器构成的右移移位寄存器，该电路与上述
7、电路功能相同。,2. 双向移位寄存器 74LS194,SR,SL,移位脉冲输入端,右移串行数码 输 入 端,并行数码输入端,左移串行数码输入端,工作方式控制端 M1 M0 = 00 时，保持功能。M1 M0 = 01 时，右移功能。 M1 M0 = 10 时，左移功能。 M1 M0 = 11 时，并行存入 功能。,并行数据输出端，从高位到低位依次为 Q3 Q0。,异步置 0 端低电平有效,4位双向移位寄存器的逻辑图,74LS194的功能表,3.移位寄存器的应用,用74LS194构成脉冲序列发生器,脉冲序列发生器,时序图,主要要求：,理解计数器的分类，理解计数器的计数规律。,理解常用集成二进制和
8、十进制计数器的功能 及其应用。,掌握二进制计数器的组成和工作原理。,掌握利用集成计数器构成 N 进制计数器 的方法。,5.4 计数器,计数器的作用与分类,计数器(Counter)用于计算输入脉冲个数，还常用于分频、定时及进行数字运算等。,计数器分类如下：,按时钟控制方式不同分,同步计数器比异步计数器的速度快得多。,按计数器功能分,对计数脉冲作递增计数的电路。,对计数脉冲作递减计数的电路。,在加 / 减控制信号作用下，可递增也可递减计数的电路。,按计数进制分,按二进制数运算规律进行计数的电路,按十进制数运算规律进行计数的电路,二进制和十进制以外的计数器,5.4.1 异步计数器,一、异步二进制加法
9、计数器,三位二进制加法计数器状态表,异步计数器的分析方法,1. 电路构成与工作原理,JK 触发器构成的异步二进制加法计数器,输入第“1”个计数脉冲时，计数器输出为0001”；输入第“2”个计数脉冲时，计数器输出为“0010”。,输入第“15”个脉冲时，输出“1111”，当输入第“16”个脉冲时，输出返回初态“0000”，且 Q3 端输出进位信号下降沿。因此，该电路构成 4 位二进制加法计数器。,0001,0010,1111,0000,依次输入脉冲时，计数状态按 4 位二进制数递增规律变化。, 工作原理,下面总结一下用不同种类触发器构成异步二进制计数器的方法。,2. 异步二进制计数器的构成方法,
10、将触发器接成计数触发器，然后级联，将计数脉冲 CP 从最低位时钟端输入，其他各位时钟端接法如下表：,计数器为什么能用作分频器？ 怎么用？,模 M 计数器也是一个 M 分频器， M 分频 器的输出信号即为计数器最高位的输出信号。,4 位二进制加法计数器工作波形,3. 计数器用作分频器,“000 1”不够减，需向相邻高位借“1”， 借“1”后作运算“1000 1 = 111”。,按此则返回 P23,三位二进制减法计数器状态表,二、异步二进制减法计数器,下降沿动作的T触发器构成的异步二进制减法计数器,上降沿动作的T触发器构成的异步二进制减法计数器,上升沿动作的二进制减法的时序图,异步十进制计数器与异
11、步二进制计数器的计数规律有何不同？ 它们的构成方法有何不同？,1. 十进制计数器与 4 位二进制计数器的比较,8421BCD 码十进制计数器的设计思想：,在 4 位二进制计数器基础上引入反馈，强迫 电路在计至状态 1001 后就能返回初始状态 0000， 从而利用状态 0000 1001 实现十进制计数。,三、 异步十进制计数器,8421 码十进制加法计数器计数规律,异步十进制加法计数器逻辑图,十进制加法计数器时序图,异步十进制加法计数器状态转换图,计数的最大数目称为计数器的“模”，用 M 表示。 模也称为计数长度或计数容量。,N 进制 计数器计数规律举例,具有 5 个独立的状态，计满 5 个
12、计数脉冲后，电路状态自动进入循环。故为五进制计数器。,五进制计数器也称模 5 计数器；十进制计数器则为模 10 计数器；3 位二进制计数器为模 8 计数器。,n 个触发器有 2n 种输出，最多可实现模 2n 计数。,四、可预置的二 - 五 - 十进制异步加法计数器,1、54LS196基本结构与逻辑功能示意图：,逻辑符号图,(2) 54LS196 的功能示意图,5421 加法计数状态表,用两片LS196构成的百进制计数器,同步与异步计数器的根本区别是时钟控制方式不同，导致电路构成也不同。,同步计数器与异步计数器有何不同？,1. 同步与异步二进制加法计数器比较,一、 同步二进制计数器,5.4.2
13、同步计数器,同步计数器为什么要那样构成呢？ 通过分析同步二进制加法计数规律就可明白。,因此，应将触发器接成 T 触发器；并接成 T0 = 1， T1 = Q0n ， T2 = Q1n Q0n ， T3 = Q2n Q1n Q0n 。即：最低位触发器 T 输入为 1，其他触发器 T 输入为其低位输出的“与”信号。这样，各触发器当其低位输出信号均为 1 时，来一个时钟就翻转一次，否则状态不变。,根据态序表分析同步二进制加法计数规律,Q0来一个时钟就翻转一次。,同步二进制加法计数器,2、同步二进制加法计数器电路与工作原理,CO = Q3n Q2n Q1n Q0n，因此，CO在计数至“15”时 跃变为
14、高电平，在计至“16”时输出进位信号的下降沿。,动画演示,四位二进制加法计数器态序表,4、同步二进制可逆计数器,加减可控计数器,5、可预置同步二进制计数器,置数信号,时钟输入,进位输出,使能信号,清零信号, 清零。, 置数。,输入一个CP上升沿,则不管其它控制端如何，计数器,置数，即Q3Q2Q1Q0=D3D2D1D0。,时，在CP上升沿触发下，计数器进行计数。, 保持。,不起作用，计数器保持原状态不变。, 实现二进制计数的位扩展。,Q3Q2Q1Q0=1111,且使能信号CTT=1时，产生一,个高电平，作为向高4位级联的进位信号，构成8位,以上二进制的计数器。, 计数。,74LS163功能表,7
15、4LS163逻辑符号图,该计数器的清零属于依靠CP驱动，故称同步清零方式。,如果让计数器从0000开始计数，可用两个方法实现，,一种是先清零后计数,另一种是先预置0000然后计数。,计 数 器 的 时 序 图,扩展为8位以上二进制计数器的方法举例说明如下:,C0=1,2#才有CTP=CTT=1的条件, 高电平只持续一个周期,下一周期到来时,1#片的Q3Q2Q1Q0=0000,2#计数一次,当1#,2#都计数满时,3#才具有计数条件,完成一次加1运算,二. 同步十进制计数器,同步十进制加法计数器的电路,根据时序电路的分析方法,可以列出其驱动方程、,输出方程。再将驱动方程代入到JK触发器的特,性方
16、程,得到状态方程,并进行状态计算。,同步十进制加法计数器采用的是8421BCD码,其有,效状态从00001001共十个。如果进入非有效状,态 ，能够自动返回到有效状态。,逻辑图,时序图,时 序图,此电路的设计方法参见5.5节,8421码同步十进制计数器状态转换图,常用的同步十进制集成芯片很多，如各种LS和,CMOS4000及HC系列的“160”“162”“190”“192”等。,“192”是一个同步十进制可逆计数器，既可作加计,计数，又可作减计数。,各端子的功能是：,CR=1时，计数器输出清零，与其它控制端状态无关。,当CR=0、LD=0时,D3D2D1D0被置于Q3Q2Q1Q0端，,不受CP控制。,法计数输入端CPD为高电平,计数脉冲从加法计数输入。, CR为异步清零端，高电平有效
