《五版数字电子技术课件06时序逻辑电路》由会员分享，可在线阅读，更多相关《五版数字电子技术课件06时序逻辑电路（119页珍藏版）》请在金锄头文库上搜索。
1、第六章 时序逻辑电路,6.1 概述 6.2 时序电路的分析方法 6.3 若干常用的时序逻辑电路 6.4 时序逻辑电路的设计方法,6.1 概述,一、时序逻辑电路的特点 功能上：任一时刻的输出不仅取决于该时刻的输入，还与电路原来的状态有关。 例：串行加法器，两个多位数从低位到高位逐位相加 2. 电路结构上 包含存储电路和组合电路 存储器状态和输入变量共同决定 输出,二、时序电路的一般结构形式与功能描述方法,可以用三个方程组来描述：,【例】,输出方程：Y=XQn,驱动（激励）方程：,状态（特征）方程：,三、时序电路的分类,1. 同步时序电路与异步时序电路 同步：存储电路中所有触发器的时钟使用统一的c
2、lk，状态变化发生在同一时刻 异步：没有统一的clk，触发器状态的变化有先有后 2. Mealy型和Moore型 Mealy型： Moore型：,6.2 时序电路的分析方法,6.2.1 同步时序电路的分析方法 分析：找出给定时序电路的逻辑功能 即找出在输入和CLK作用下，电路的次态和输出。 一般步骤： 从给定电路写出存储电路中每个触发器的驱动方程 （输入的逻辑式），得到整个电路的驱动方程。 将驱动方程代入触发器的特性方程，得到状态方程。 从给定电路写出输出方程。,分析下面电路的逻辑功能,输出方程：,驱动方程：,D=XQn,状态表,状态方程：,Qn+1=D=XQn,状态转换图,X/Z,功能：X=
3、0, 保持 X=1, 计数,【例1】,【例2】,分析下面电路的逻辑功能,000,001,110,111,011,100,假设初始状 态: “0 0 0” Q2Q1Q0,010,101,【例3】,分析下面电路的逻辑功能,状态图,整理后的状态图,能自启动的六进制计数器,【例4】,分析下面电路的逻辑功能,Q2n+1=D2=AQ1nQ2n,状态表,逻辑功能：可逆四进制计数器,Q2n+1Q1n+1/Y,例：,TTL电路,6.2.2 时序电路的状态转换表、状态转换图、 状态机流程图和时序图,例：,TTL电路,一、状态转换表,二、状态转换图,三、状态机流程图（State Machine Chart）,采用类
4、似于编写计算机程序流程图的形式，表示在一系列时钟脉冲作用下时序电路状态转换的流程以及每个状态下的输入和输出。 使用的图形符号有三种：状态框，判断框，条件输出框。,四、 时序图,【例】,异步时序电路：各触发器的时钟不同时发生,时钟方程: CP0 = CP2= CP CP1=Q0,*6.2.3 异步时序逻辑电路的分析方法,状态转换表,0 0 0,1,0,0 0 1,0,1,0,0,0 1 0,1,1,0,0 1 1,0,0,1,1 0 0,0,0,0,1 0 1,0,1,0,状态转换图,电路为异步五进制加法计数器,6.3 若干常用的时序逻辑电路,6.3.1 寄存器和移位寄存器 一、寄存器,在计算机
5、中用于存储指令、数据、运算结果；,寄存器的数量多少，是计算机结构的重要区别；,外存、内存、缓存、寄存四类中，寄存器速度 最快，但容量最小；,寄存器的操作：读/写/清零。,寄存器的分类,数码寄存器,基本寄存器,移位寄存器,多位D型触发器,锁存器,寄存器阵列,单向移位寄存器,双向移位寄存器,基本寄存器 用于寄存一组二值代码，N位寄存器由N个触发器组成，可存放一组N位二值代码。 只要求其中每个触发器可置1，置0。,1、4D触发器构成的寄存器(74XX175),D3 D2 D1 D0,0 ,0 0 0 0,1 ,2、具有锁定(Hold)功能的4D寄存器,功能表：,异步置零,0 ,0,1 0 D,D,寄
6、 存,1 1 ,Qn,锁 定,二、移位寄存器,移位寄存器除了具有寄存器的功能外，还可使 数码在CP信号的控制下在寄存器内部左右移动。 根据移位情况的不同，分为单向移位寄存器和双向 移位寄存器。,移位寄存器应采用边沿触发或主从触发方式的触发器，不能采用电位触发的触发器，以防止空翻。,注意,1、由触发器构成的移位寄存器,1,1,1 0 0 0,1,2,1 1 0 0,0,1,串行输入,串行输出,并行输出,四位串行输入、串/并行输出右移移位寄存器,时序图,四位串行输入、串/并行输出左移寄存器,四位串行输入、串/并行输出双向移位寄存器,DA=SR +QB,DB=QA +QC,DC=QB +QD,DD=
7、QC +SL,DA,QA,DB,QB,DC,QC,DD,QD,S0,CP,SR,SL,.,.,.,.,.,.,.,.,.,.,.,.,.,.,.,.,.,.,.,.,1,集成化的移位寄存器：74LS 194A，左/右移，并行输入，保持，异步置零等功能,扩展应用（4位 8位）,74194应用举例,环形计数器,扭环形计数器,6.3.2 计数器,用于计数、分频、定时、产生节拍脉冲等 分类： 按时钟分： 同步、异步 按计数过程中数字增减分： 加、减、可逆 按计数器中的数字编码分： 二进制、二-十进制、循环码 按计数容量分： 十进制，六十进制,一、同步计数器 同步二进制计数器 同步二进制加法计数器（4位
8、） 原理：根据二进制加法运算规则可知：在多位二进制数末位加1，若第i位以下皆为1时，则第i位翻转。 所以：若用T触发器构成计数器，则第i位触发器输入端Ti的逻辑式应为：,计数器波形图,从波形上分析，若CP脉冲的频率为f0 ，则Q3Q2Q1Q0的输出分别为f0的1/2, 1/4, 1/8和1/16, 这就是计数器的分频功能，也叫“分频器”。Q0是二分频，Q1是四分频等。,器件实例：74161,用负边沿D触发器构成的同步二进制集成化计数器74163,逻辑符号,74161 波形图,集成芯片管脚图,当QDQCQBQA=1111时，C=1,同步二进制减法计数器(4位) 原理：根据二进制减法运算规则可知，
9、在多位二进制数末位减1，若第i位以下皆为0时，则第i位应翻转。 所以：若用T触发器构成计数器，则第i位触发器输入端Ti的逻辑式应为：,2、同步十进制加法计数器,十进制计数器的原始状态表,J-K触发器激励表,原则：逻辑结构清晰， 尽量用公用部分。,同理：,同步十进制集成化计数器74160,用边沿D触发器构成的同步十进制集成化计数器74162,用边沿JK触发器构成的同步十进制集成化计数器74160,3、可逆同步计数器,1)单时钟可逆计数器(74191),逻辑符号,时序图,2)双时钟可逆计数器,功能及逻辑符号,二. 异步计数器,1. 二进制计数器 异步二进制加法计数器 在末位+1时，从低位到高位逐位
10、进位方式工作。 原则：每1位从“1”变“0”时，向高位发出进位，使高 位翻转,异步二进制加法计数器时序图,异步二进制减法计数器 在末位-1时，从低位到高位逐位借位方式工作。 原则：每1位从“0”变“1”时，向高位发出进位，使高位翻转,异步二进制减法计数器时序图,2、异步十进制加法计数器 原理： 在4位二进制异步加法计数器上修改而成，要跳过1010 1111这六个状态,异步十进制加法计数器时序图,器件实例： 二五十进制异步计数器74LS290 由异步十进制计数器改接而成：,二五十进制异步计数器74LS290,1、当输出Q0与输入CLK1相连， 计数脉冲从CLK0输 入时， 电路作8421计数。,
11、0 0 0 0 0,1 0 0 0 1,2 0 0 1 0,9 1 0 0 1,10 0 0 0 0,8421码,74290的应用,异步清零，不需要时钟。,没有保持功能，不能同步扩展。,74290的应用,2、当输出Q3与输入CLK0相连， 计数脉冲从CLK1输 入时， 电路作5421计数。,0 0 0 0 0,1 0 0 0 1,2 0 0 1 0,5421码,3 0 0 1 1,4 0 1 0 0,5 1 0 0 0,6 1 0 0 1,7 1 0 1 0,8 1 0 1 1,9 1 1 0 0,10 0 0 0 0,【例】,用74290构成六进制计数器。,三、任意进制计数器的构成方法 常用
12、方法：用已有的N进制芯片，组成M进 制计数器。,N进制,M进制,1. N M 原理：计数循环过程中设法跳过NM个状态。 具体方法：置零法 置数法,例：将十进制的74160接成六进制计数器,异步置零法,置数法 (a)置入0000 (b)置入1001,置数法 (a)置入0000 (b)置入1001,2. N M M=N1N2 先用前面的方法分别接成N1和N2两个计数器。 N1和N2间的连接有两种方式： a.并行进位方式：用同一个CLK，低位片的进位输出作为高位片的计数控制信号（如74160的EP和ET） b.串行进位方式：低位片的进位输出作为高位片的CLK，两片始终同时处于计数状态,例：用两片74
13、160接成一百进制计数器,并行进位法,例：用两片74160接成一百进制计数器,串行进位法,M不可分解 采用整体置零和整体置数法： 先用两片接成 M M 的计数器 然后再采用置零或置数的方法,例：用74160接成二十九进制,整体置零（异步）,例：用74160接成二十九进制,整体置数（同步）,四、计数器应用实例 例1、计数器+译码器顺序节拍脉冲发生器,例2、计数器+数据选择器序列脉冲发生器,发生的序列：00010111,设计步骤：,根据设计要求建立状态转换图或原始状态图。,进行状态化简。,画电路图。,进行状态分配。,写出驱动方程和输出方程。,若是计数器，检查电路能否自启动。,6.4 时序逻辑电路的
14、设计方法,6.4.1 同步时序逻辑电路的设计方法,同步计数器的设计 对CP脉冲计数，一个脉冲变化一次状态,计数器的种类：,同步计数器，异步计数器,加法计数器、减法计数器 可逆计数器等,二进制计数器(模为2n),十进制计数器,任意进制计数器等,计数器是应用最多的一类标准器件,例1,设计一个同步六进制计数器。,1、状态图,2、状态分配(状态编码),加法计数器,自然态序编码,减法计数器,注意：状态分配方式不同，所设计的电路结构也不同。,Q2Q1Q0,状态表：,求驱动方程,选用D触发器,1,1,=D2,电路图,检查能否自启动,Q2Q1Q0,110111,100,可以自启动,选用JK触发器,方法一：由激
15、励表求驱动方程,0 ,0 ,1 ,0 ,1 , 1,J2=Q1nQ0n,K2=Q0n,同理,K1=Q0n,J0=K0=1,方法二：直接从次态求驱动方程,J2=Q1nQ0n,K2=Q0n,K1=Q0n,J0=K1=1,检查能否自启动,其结果与方法一相同,例2：设计一个串行数据检测器，要求在连续输入三个或三个以上“1”时输出为1，其余情况下输出为0。,一、抽象、画出状态转换图 二、状态化简 用X（1位）表示输入数据 用Y（1位）表示输出（检测结果）,三、状态分配 取n=2,令 的00、01、10 为 则，,四、选用JK触发器，求方程组 五、画逻辑图,六、检查电路能否自启动 将状态“11” 代入状态方程和输出方程，分别求X=0/1下的次态和现态下的输出，得到：,能自启动,例3,X为控制端，求一个五状态加1、加2计数器。,分析：,X=0时，计数顺序：012340,X=1时，计数顺序：024130,X,Qn,0,Qn+1,Qn+1,X,Q 0n+1,Q
