《五版数字电子技术课件05触发器》由会员分享，可在线阅读，更多相关《五版数字电子技术课件05触发器（49页珍藏版）》请在金锄头文库上搜索。
1、第五章 触发器,5.1 概述 5.2 SR锁存器 5.3 电平触发的触发器 5.4 脉冲触发的触发器 5.5 边沿触发的触发器 5.6 触发器的逻辑功能及其描述方法 5.7 触发器的动态特性,数字逻辑电路由两部分组成： 组合逻辑电路，简称组合电路。 时序逻辑电路，简称时序电路。,存储电路的基本单元电路是“触发器”,时序电路：时序电路某一时刻的输出不仅决定于该时刻的输入，还与前一时刻的状态有关。前一时刻的状态就是存储电路的输出。,现态(原态):存储电路当前时刻的状态 次态(新态):存储电路下一时刻的状态,触发器？（Flip-Flop）,数字电路中的基本工作信号是二进制数字信号，触发器就是存放这种
2、信号的基本单元。 是一种具有记忆功能的器件。,具有两个稳定状态 0状态和1状态 在外界信号作用下，可以从一个稳态翻转为另一个稳态 无外界信号作用，保持原来的稳态, 双稳态触发器的特点：,5.1 概述,触发器的分类,按电路结构分,按逻辑功能分,基本RS触发器 同步RS触发器 主从触发器 维持阻塞触发器 边沿触发器,RS触发器 D触发器 T触发器 T触发器 JK触发器,常见： 主从JK触发器 维持阻塞D触发器 负边沿JK触发器,按触发方式分,电平触发,边沿触发,脉冲触发,5.2 SR锁存器 一、电路结构与工作原理,特性表,二、动作特点 在任何时刻，输入都能直接改变输出的状态。,例：,特性表,逻辑符
3、号,时序图,注意：,基本R-S触发器, 优点：结构简单 缺点： 输入存在约束，使用不便； 状态改变由输入直接控制。给使用带来局限性。 用途：记忆输入状态,集成芯片 SN74LS279 四R-S触发器,在众多的触发器中，最基本的触发器就是基本R-S触发器 其余的触发器都是在它的基础上进一步改进和完善后形成的,时钟触发器,为协调各部分的动作，让某些触发器于同一时刻动作，必须引入同步信号，使这些触发器只有在同步信号到达时才按输入信号改变状态。 这个同步信号叫做时钟脉冲，简称时钟，用 CP 表示。 受时钟脉冲控制的触发器称作钟控触发器。 触发方式有电平触发和边沿触发两种,5.3 电平触发的触发器,一、
4、同步RS触发器 1、电路结构与工作原理,特性表,带异步置位、复位端的电平触发RS触发器,电路结构 图形符号,2、动作特点:在CLK=1的全部时间里，S和R的变化都将引起输出状态的变化。,2、S=1，触发器置位，R=1，触发器复位， RS 的意义更直观；,同步RS与基本RS触发器比较,1、同步RS触发器增加了控制端CP；,3、CP=0时，保持触发器稳定状态不被破坏；,4、在CP=1且RS=“11”时, 同样存在不定状态。,3、触发器功能的几种表示方法,(1)时序图,波形分析1,波形分析2,不定,（2）特性方程, ,0 1,0 0,1 1,RS=0,(CP=1),（3）状态转换图,状态转换图表示触
5、发器从一个状态变化到另一个状态或保持原状态不变时，对输入信号的要求。,S= R=0,S=0 R=,S=1 R=0,S=0 R=1,RS触发器存在的问题空翻,有效翻转,空翻,在一个时钟脉冲周期中，触发器发生多次翻转的现象叫做空翻。,二：电平触发的D触发器,D型锁存器，透明的D型锁存器,5.4 脉冲触发的触发器,一、主从RS触发器 电路结构与工作原理,提高可靠性，要求每个CLK周期输出状态只能改变1次,(5) 列出真值表,二、脉冲触发方式的动作特点,5.5 边沿触发的触发器,为了提高可靠性，增强抗干扰能力，希望： 触发器的次态仅取决于CLK的下降沿（或上升沿）到来时的输入信号状态， 与在此前、后输
6、入的状态没有关系。 目前已用于数字集成电路产品中的边沿触发器： 用CMOS传输门的边沿触发器 维持阻塞触发器 用门电路传输延迟时间的边沿触发器,一、电路结构和工作原理,1、用两个电平触发D触发器组成的边沿触发器,利用CMOS传输门的边沿触发器,利用CMOS传输门的边沿触发器,5.6 触发器的逻辑功能及其描述方法,5.6.1 触发器按逻辑功能的分类 时钟控制的触发器中 由于输入方式不同（单端，双端输入）、次态 随输入变化的规则不同,一、SR触发器 1. 定义，凡在时钟信号作用下，具有如下功能的触发器称为SR触发器,二、JK触发器 1.定义,三、T触发器,1. 定义：凡在时钟信号作用下，具有如下功
7、能的触发器,四、D触发器,1. 定义：凡在时钟信号作用下，具有如下功能的触发器,逻辑功能： 是 与输入及 在CLK作用后稳态之间的关系 （RS, JK, D, T） 电路结构形式： 具有不同的动作特点（转换状态的动态过程） （同步，主从，边沿）,集成D触发器,集成 负边沿JK触发器,74LS73/双下降沿JK触发器,74LS109/双上升沿JK触发器,D触发器应用,分析下面组合电路的逻辑功能。,四人抢答器,带数字显示的七路抢答器,0,1,0,0,0,1,1,1,0,T触发器应用,分频器,5.7 触发器的动态特性,一、输入信号宽度 二、传输延迟时间,5.7 触发器的动态特性,一、建立时间 二、保持时间 三、传输延迟时间 四、最高时钟频率,
