《超大规模集成电路设计导论第2章节：集成电路工艺基础幻灯片》由会员分享，可在线阅读，更多相关《超大规模集成电路设计导论第2章节：集成电路工艺基础幻灯片（34页珍藏版）》请在金锄头文库上搜索。
1、第二章 集成电路工艺基础,2019/6/3,1,清华大学计算机系,第一节 引言 集成电路的制造需要非常复杂的技术。作为集成电路设计者，有必要了解芯片设计中的工艺基础知识，才能根据工艺技术的特点优化电路设计方案。对于电路和系统设计者来说，更多关注的是工艺制造的能力。 由于VDSM和SOC的出现，给IC设计者提出了更高的要求，也面临着新的挑战：设计者不仅要懂系统、电路，也要懂工艺、制造。,2019/6/3,2,第二节 半导体材料：硅 1、电阻率： 从电阻率上分，固体分为三大类。在室温下： 导 体： 109 cm 2导电能力随温度上升而迅速增加 一般金属的导电能力随温度上升而下降，且变化不明显。 但
2、硅的导电能力随温度上升而增加，且变化非常明显,2019/6/3,3,3半导体的导电能力随所含的微量杂质而发生显著变化 4半导体的导电能力随光照而发生显著变化 5半导体的导电能力随外加电场、磁场的作用而发生变化,2019/6/3,4,6、P型和N型半导体 两种载流子：带负电荷的电子和带正电荷的空穴。 纯净硅称为本征半导体。本征半导体中载流子的浓度在室温下：T300K 当硅中掺入族元素P时，硅中多数载流子为电子，这种半导体称为N型半导体。 当硅中掺入族元素B时，硅中多数载流子为空穴，这种半导体称为P型半导体。,2019/6/3,5,介绍几种集成电路工艺 氧化工艺 掺杂工艺：扩散、离子注入 淀积工艺
3、：淀积、金属化 光刻工艺：光刻、刻蚀,2019/6/3,6,第三节 集成电路制造工艺简介,一、氧化工艺 1、氧化用途 杂质扩散掩蔽膜 器件表面保护或钝化膜 电路隔离介质或绝缘介质 电容介质材料 MOS管的绝缘栅材料,2019/6/3,7,2、氧化方法 干法氧化：其氧化空气是纯氧气，温度约在1200C，以达到可接受的生长速度。硅在分子氧中的氧化按照全反应方程进行： Si（固体）+ O2（气体） SiO2 湿法氧化：其氧化空气中含有水蒸气。温度通常在900C和1000C之间，硅在分子水蒸气中的氧化按照全反应方程进行： Si（固体）+2 H2O（气体） SiO2 + 2H2 氧化过程会消耗硅，因为S
4、iO2的体积约为硅的两倍，SiO2层几乎可以在上、下垂直方向等量的生长。,2019/6/3,8,氧化厚度的控制 SiO2的厚度是氧化工艺的一个重要参数，它可以通过氧化的温度和时间来控制。,2019/6/3,9,二、掺杂工艺 在衬底材料上掺入5价磷或3价硼，以改变半导体材料的电性能。掺杂过程是由硅的表面向体内作用的。目前，有两种掺杂方式：扩散和离子注入。,2019/6/3,10,1、扩散 扩散法是将掺杂气体导入放有硅片的高温炉中，将要掺入的杂质扩散到硅片内的一种方法。这种掺杂法的特点是适应于同时对多个硅片的掺杂。扩散分为两步： STEP1 预淀积：将浓度很高的一种杂质元素P或B淀积在硅片表面，余
5、误差分布。 其中，Cs：杂质源原子浓度 D：P的扩散系数 t ：扩散时间 x：扩散深度,2019/6/3,11,STEP2 推进：在高温、高压下，使硅片表面的杂质扩散到硅片内部。实验分析表明：浓度分布可由下式表示： 其中，Q：硅片表面浅层的原子浓度 D：P的扩散系数 t ：扩散时间 x：扩散深度 只要控制Q、T、t 三个因素就可以决定扩散深度及浓度。,2019/6/3,12,电阻率与杂质浓度的关系,2019/6/3,13,2、离子注入 利用电场加速杂质离子，将其注入硅衬底中的方法称为离子注入法。离子注入法的特点是可以精确地控制扩散法难以得到的低浓度杂质分布。,2019/6/3,14,其中： 离
6、子注入的分布有以下两个特点： 1离子注入的分布曲线形状（Rp，p），只与离子的初始能量E0有关。并杂质浓度最大的地方不是在硅的表面，X0处，而是在XRp处。 2离子注入最大值Nmax与注入剂量NT有关。而E0与NT都是可以控制的参数。因此，离子注入方法可以精确地控制掺杂区域的浓度及深度。 离子注入后需要退火，减小晶体应力。,2019/6/3,15,Rp：平均射程 p：穿透深度的标准差 Nmax=0.4NT/ p NT：单位面积注入的离子数，即离子注入剂量。,三淀积工艺 集成电路制造工艺中，采用了各种各样的薄膜。这些薄膜是用淀积方法制作。 绝缘薄膜 半导体薄膜 金属薄膜（金属化） 薄膜的淀积法
7、化学气相淀积法CVD（chemical vapor deposition） 常压CVD法 低压CVD法 等离子CVD法 物理淀积法PVD（physical vapor deposition） 溅射法 真空蒸发法,2019/6/3,16,1、 LPCVD淀积SiO2 非掺杂SiO2:用于离子注入或扩散的掩蔽膜，多层金属化层之间的绝缘，增加场区氧化层之间的厚度。 掺杂SiO2:用于器件钝化，磷硅玻璃回流，掺杂扩散源,与非掺杂SiO2结合作为多层金属化层之间的绝缘层。,2019/6/3,17,低温气相化学淀积(LPCVD) ： 500 硅烷和氧反应:（钝化层SiO2） SiH4+O2 SiO2 +2
8、HCl 温度、压力、反应剂浓度、掺杂及反应腔形状都影响淀积速度。,2019/6/3,18,2、 LPCVD淀积多晶硅 淀积多晶硅一般采用化学汽相淀积（LPCVD）的方法。利用化学反应在硅片上生长多晶硅薄膜。 适当控制压力、温度并引入反应的蒸汽，经过足够长的时间，便可在硅表面淀积一层高纯度的多晶硅。,2019/6/3,19,采用 在700C的高温下，使其分解：,3、等离子CVD淀积PGS 多层金属布线间绝缘薄膜的淀积采用等离子CVD方法，与一般热CVD法相比，由等离子活化了的原子团，可在低温下进行膜的淀积。 4PH3+5O2 2P2O5 +6H2 加入磷烷PH3，生长磷硅玻璃PSG 加入乙硼烷B
9、2H6，生长硼硅玻璃BSG,2019/6/3,20,4、等离子CVD淀积氮化硅保护膜（钝化） 在集成电路制作好以后，为了防止外部杂质，如潮气、腐蚀性气体、灰尘侵入硅片，通常在硅片表面加上一层保护膜，称为钝化。 目前，广泛采用的是氮化硅做保护膜，其加工过程是采用等离子CVD的方法，在450C以下的低温中，利用高频放电，使 和 气体分解，从而形成氮化硅而落在硅片上。,2019/6/3,21,五、光刻工艺 氧化、扩散、离子注入、淀积、金属化等一系列工艺无疑是制造集成电路不可或缺的重要组成部分，但是这些工艺都是对整个硅园片进行处理，不涉及任何图形。 在同一集成电路制造流程中，如何在一片硅片上定义、区分
10、和制造出不同类型、不同结构和尺寸的元件?怎样把这些数以亿计的元件集成在一起获得我们所要求的电路功能?怎样在同一硅片上制造出具有不同功能的集成电路? 光刻是使用掩膜进行曝光时，将掩膜图形复制在半导体硅片表面的光刻胶上，形成光刻图像。光刻是最复杂、昂贵和关键的工艺。集成电路制造过程中，往往需要采用几十道光刻工序。,2019/6/3,22,光刻的基本概念 光刻：是利用类似于洗印照片的原理通过曝光和选择性化学腐蚀等工序将掩膜版上的集成电路图形印制到硅片上的精密表面加工技术。 胶卷、曝光系统、像纸，显影液、定影液、暗室。,2019/6/3,23,光刻过程如下： 1涂光刻胶：光刻胶的涂覆是用甩胶机来进行的
11、。 2. 预烘干：除去光刻胶中的溶剂。 3掩膜对准：掩膜版与硅片上的对中记号对准。 4曝光：使光刻胶获得与掩膜图形相同的感光图形。 5显影：光刻胶部分被溶解掉。 6. 后烘干：使残留在光刻胶中的有机溶液完全挥发掉。 7刻蚀：以复制到光刻胶上的图形作为掩膜，对下层 的材料进行腐蚀。湿法腐蚀和干法腐蚀。 8去胶：去除光刻胶。化学方法及干法去胶。,2019/6/3,24,光刻机 光刻技术的主体是光刻机（曝光机、对准机），它是将掩膜版上的图形与前次工序中已刻在硅片上的图形对准后，再对硅片表面的光刻胶进行曝光实现图形复制的设备。 光刻机的三个主要性能指标: 分辨率：是可以曝光出来的最小特征尺寸。通常指能
12、分辩的并能保持一定尺寸容差的最小特征尺寸。 对准和套刻精度：是描述光刻机加工图形重复性能的一个指标，是层间套刻精度的度量，主要取决于掩模版和硅片的支撑平台图形对准和移动控制精度性能。 产率：指每小时可加工的硅片数，是判断光刻系统性能的一个重要的指标，直接决定了集成电路芯片的制造成本。,2019/6/3,25,对光刻机的改进大致两个方面 一是在光源上： 用I-line的紫外线，波长在365nm，可加工0.50.6m的芯片。 若用准分子激光光源KrF下，波长大约248nm，可加工： 0.250.5m ，用ArF，波长196nm可加工：0.070.1m的芯片。 还有用电子束（EBeam）光源的，主要
13、用于做Mask。 二是在制作Mask上下功夫，带有Mask的修正功能OPC & PSM ，可通过检测Mask上的缺陷，调整曝光过程。,2019/6/3,26,第四节 CMOS集成电路制造过程简介 一、硅片制备 二、制造掩膜版 三、前部工序 四、后部封装,2019/6/3,27,一、硅片制备 1、拉单晶 2、切割 3、掺杂 4、磨片 5、抛光,2019/6/3,28,二、制造掩膜版 掩膜版在集成电路制造中占据非常重要的地位，因为它包含着预制造的集成电路特定层的图形信息，决定了组成集成电路芯片每一层的横向结构与尺寸。 所用掩膜版的数量决定了制造工艺流程中所需的最少光刻次数。,2019/6/3,29
14、,制作掩膜版首先必须有版图。所谓版图就是根据电路、器件参数所需要的几何形状与尺寸，依据生产集成电路的工艺所确定的设计规则，利用计算机辅助设计（CAD）通过人机交互的方式设计出的生产上所要求的掩膜图案。 设计规则是主要解决两个问题：同一层几何图形之间的关系；不同层之间的相互关系。它是IC制造厂与IC设计者之间的一个约定，什么能做，什么不能。 对于每一层版图，版图设计规则将决定允许的最小特征尺寸、最小间隔、该层图形与其它层图形的最小覆盖，与它下面层图形的最小间隔等。如果遵照这些设计规则，那么IC制造厂就应保证生产出符合设计要求的集成电路芯片。,2019/6/3,30,2019/6/3,31,制造掩膜版 1、生成PG带 2、图形发生器制版（母版） 3、制造工作版,2019/6/3,32,三、前部工序,2019/6/3,33,四、后部封装 （1）背面减薄 （2）切片 （3）粘片 （4）压焊：金丝球焊 （5）切筋 （6）整形 （7）塑封 （8）沾锡：保证管脚的电学接触 （9）老化 （10）成测 （11）打印、包装,2019/6/3,34,
