《数字系统设计与EDA技术 教学课件 ppt 作者 于润伟 第2章 数字电路基础》由会员分享，可在线阅读，更多相关《数字系统设计与EDA技术 教学课件 ppt 作者 于润伟 第2章 数字电路基础（39页珍藏版）》请在金锄头文库上搜索。
1、第2章 数字电路基础,本章要点 逻辑代数 逻辑门电路和触发器 逻辑电路的分析与设计,2.1 逻辑门电路和触发器,2.1.1 逻辑门电路 用以实现各种逻辑关系的电子电路称为逻辑门电路。它是组成其它功能逻辑电路的基础。数字系统的所有逻辑关系都是由与、或、非三种基本逻辑关系的不同组合构成。能够实现逻辑关系的电路称为逻辑门电路，常用的门电路有与门、或门、非门、与非门、或非门、三态门和异或门等。,1与门 当决定某个事件的全部条件都具备时，该事件才会发生，这种因果关系称为与逻辑关系。实现与逻辑关系的电路称为与门。组合逻辑电路的输入和输出关系可以用逻辑函数来表示，通常有真值表、逻辑表达式、逻辑图和波形图四种
2、表示方式。,1）真值表,2）逻辑表达式 或简写成,3）逻辑图,图2-1 两输入端与门逻辑符号,a）AND2,b）BAND2,4）波形图,图2-2 两输入端与门波形图,2或门 决定某一事件的所有条件中，只要有一个条件或几个条件具备时，这一事件就会发生，这样的因果关系称为或逻辑。实现或逻辑关系的电路称为或门。,1）真值表：,2）逻辑表达式：,3）逻辑符号：,4）波形图：,a）OR2,b）BOR2,图2-3 两输入端或门逻辑符号,图2-4 两输入端或门波形图,3非门 决定某事件的条件不具备时，该事件却发生；条件具备时，事件却不发生。这种互相否定的因果关系称为非逻辑，实现非逻辑关系的电路称为非门。,1
3、）真值表：,2）逻辑表达式：,3）逻辑符号：,4）波形图：,图2-5 非门逻辑符号,图2-6 非门波形图,4与非门 与非门有两个或两个以上的输入端和一个输出端。当任何一个或一个以上的输入端为0时，则输出为1；当所有的输入端均为1时，则输出为0。,1）真值表：,2）逻辑表达式：,3）逻辑符号：,4）波形图：,a）NAND2,b）BNAND2,图2-7 两输入端与非门逻辑符号,图2-8 两输入端与非门波形图,5或非门 或非门可以有两个或两个以上的输入端和一个输出端。当所有的输入端都为0时，输出为1；如有任何一个或一个以上的输入端为1时 ，则输出为0。,1）真值表：,2）逻辑表达式：,3）逻辑符号：
4、,4）波形图：,a）NOR2,b）BNOR2,图2-9 两输入端或非门逻辑符号,图2-10 两输入端或非门波形图,6异或门 异或门可以有两个或两个以上的输入端和一个输出端。当逻辑值为1的输入端个数是奇数时，输出为1；当逻辑值为1的输入端个数是偶数时，输出为0。,1）真值表：,2）逻辑表达式：,3）逻辑符号：,4）波形图：,图2-11 两输入端异或门逻辑符号,图2-12 两输入端异或门波形图,7同或门 同或门可以有两个或两个以上的输入端和一个输出端。与异或门刚好相反，当逻辑值为1的输入端的个数是奇数时，输出为0；当逻辑值为1的输入端的个数是偶数（包括零）时，则输出为1。,1）真值表：,2）逻辑表
5、达式：,3）逻辑符号：,4）波形图：,图2-13 两输入端同或门逻辑符号,图2-14 两输入端同或门波形图,2.1.2 触发器,触发器是数字系统中除逻辑门以外的另一类基本单元电路，有两个基本特性：一个是具有两个稳定状态，可分别用来表示二进制数码0和1。触发器有一个时钟脉冲（用CP表示）输入端、一个或多个输入端和两个互补输出端（分别用Q和 表示）。,触发器的逻辑功能主要用状态表、特性方程、驱动表和波形图（又称时序图）来描述。,由于边沿触发器的应用非常广泛，所以本章以边沿触发器为例讲解。边沿触发器主要有维持阻塞D触发器和边沿JK触发器。,1维持阻塞D触发器 1）逻辑符号：,2）状态表：,图2-15
6、 上升沿有效维持阻塞D触发器逻辑符号,a）DFF,b）DFFE,表2-8 上升沿有效的维持阻塞D触发器状态表,4）驱动表：,5）波形图：,3）特征方程,图2-16 上升沿有效DFF触发器波形图,2边沿JK触发器 在时钟脉冲CP的作用下，根据输入信号J、K取值的不同，凡是具有置0、置1、记数和保持功能的电路，都叫JK触发器。边沿JK触发器是利用时钟脉冲CP的上升沿（或下降沿）进行触发的。,1）逻辑符号,a）JKFF,图2-17 上升沿有效边沿JK触发器逻辑符号,b）DFFE,2）状态表,3）特征方程,表2-10 上升沿有效的边沿JK触发器状态表,4）驱动表,5) 波形图,图2-18 上升沿有效J
7、KFF触发器波形图,2.2 逻辑代数,逻辑代数是描述客观事物间的逻辑关系，逻辑函数表达式中的逻辑变量的取值和逻辑函数值都只有两个值，即0和1。 2.2.1 逻辑代数的基本公式与定律 基本的逻辑关系有与、或和非三种，与之对应的逻辑运算为与运算（逻辑乘）、或运算（逻辑加）、非运算（逻辑取反）。,1.逻辑代数的基本公式,2逻辑代数的基本定律,2.2.2 逻辑代数的化简方法,1并项法 运用基本公式A+ ，将两项合并为一项，同时消去一个变量 。,2吸收法 运用吸收律A+AB=A和AB+ C+BC=AB+ C，消去多余的与项。,3消去法 运用吸收律 A+ B=A+B，消去多余因子。,4配项法 在不能直接运
8、用公式、定律化简时，可通过与等于1的项相乘或与等于0的项相加，再进行配项后再化简。,2.3 逻辑电路的分析与设计,逻辑电路的分析主要是根据给定的逻辑图，找出输出信号与输入信号间的关系从而确定它的逻辑功能。而逻辑电路的设计，则是根据给出的实际问题，求出能实现这一逻辑要求的最简逻辑电路。,2.3.1 组合逻辑电路的分析,1基本分析方法 1）根据给定的逻辑图写出输出逻辑函数式 一般从输出端向输入端逐级写出各个门电路的逻辑表达式，再依次代入从而写出整个逻辑图的函数表达式。必要时，可进行化简或变换形式，求出输出逻辑函数式。 2）列出逻辑函数的真值表 将输入变量的各种取值组合代入输出逻辑函数式，求出相应的
9、输出状态，并填入表中，即得真值表。 3）分析逻辑功能 通过分析真值表的特点来说明逻辑图的逻辑功能。,2.分析举例,分析图2-19所示组合逻辑电路的功能。,图2-19 组合逻辑电路,解： 1）根据给定的逻辑图写出输出逻辑函数式,对输出函数Y变换形式可得到：,2）列出逻辑函数的真值表。如表2-15所示,表2-15 组合逻辑电路真值表,3）分析逻辑功能。由表2-15可看出：在输入A、B、C三个变量中，取值为1的变量个数不是奇数时（即1的个数是偶数），输出Y为1，否则Y为0。因此，图2-19所示为三位判偶电路，又称为偶校验电路。,2.3.2 时序逻辑电路的分析,1基本分析方法 1）写出触发器的驱动方程
10、 根据给定逻辑图中触发器输入端与电路输入端的逻辑关系，按照组合逻辑电路的分析方法写出逻辑表达式，即驱动方程。 2）写出触发器的特征方程 3）写出触发器的状态方程 将驱动方程代入到特征方程，所得到的方程即状态方程。 4）画出波形图或状态表 通过分析波形图（或状态表）的特点来说明电路的逻辑功能。输入端的波形需要自己确定，输出端的波形根据状态方程求出。,2. 分析举例 分析图2-20所示时序逻辑电路的功能。,图2-20 时序逻辑电路,1）写出触发器的驱动方程。,2）写出触发器的特征方程。,3）写出触发器的状态方程。,4）画出波形图。如图2-21所示。,图2-21 时序逻辑电路波形图,2.3.3 组合
11、逻辑电路的设计,1基本设计方法 1）分析设计要求，列出真值表 根据题意设定输入变量和输出函数，然后将输入变量以自然数二进制顺序的各种取值组合排列，根据题意，推导输出函数的状态，列出真值表。 2）根据真值表写出输出函数的逻辑表达式 将真值表中输出函数取值为1所对应输入变量的各个最小项进行逻辑相加后，便得到输出逻辑函数表达式。 3）对输出逻辑函数表达式进行化简 用公式法对逻辑函数表达式进行化简，得到逻辑函数的最简与非式（或最简或非式）。 4）根据最简输出逻辑函数式画逻辑图。 也可以根据要求将输出逻辑函数变换为与非表达式、或非表达式、与或非表达式来画逻辑图。,2设计举例 【例2-5】设计一个列车过站
12、指示电路。假设现有特快、直快和慢车三辆旅客列车请求通过某一车站，而该站在同一时间内只能允许一辆列车通过。当有多辆列车同时请求过站时，就要根据列车的优先级来决定，优先级别高的列车优先通过。假设三辆列车的优先级别顺序是：特快最高，直快次之，最低是慢车。 解：1）分析设计要求，列出真值表。用A、B、C分别表示特快、直快、慢车，请求通过用1表示，不请求通过用0表示。用Y1、Y2、Y3分别表示特快、直快、慢车可否通过的信号，当它们为1是表示允许通过，为0时则表示不允许通过。如ABC=111，则Y1Y2Y3=100，即所有请求信号中A的优先级别最高。所以Y1=1，表示只允许A通过。当ABC=011时，Y1Y2Y3=010，即只有B、C的输入请求，其中B的优先级别最高，所以Y2=1，表示只允许B通过等。当ABC=000时，Y1Y2Y3=000，即在没有发出请求信号时不允许任何列车通过。由此，可列出列车优先通过电路的真值表如表2-16所示。,表2-16 列车过站指示电路真值表,2）根据真值表，写出逻辑函数表达式。,3）将输出逻辑函数表达式化简并写成或非形式。,4）根据输出逻辑函数画出逻辑图。如图2-22所示。,图2-22 列车过站指示电路逻辑图,
