《数字电子技术基础 教学课件 ppt 作者 赵莹CH8 CH84》由会员分享，可在线阅读，更多相关《数字电子技术基础 教学课件 ppt 作者 赵莹CH8 CH84（16页珍藏版）》请在金锄头文库上搜索。
1、8.4.1 PLD的基本结构和分类,1. 基本结构,PLD的输入缓冲电路,8.4 可编程逻辑器件,2. 分类,(1) 按可编程情况分, PROM, 可编程只读存储器,I2 I1 I0,O2 O1 O 0,与阵列 (固定),或阵列 (可编程),缺点： 只能实现标准 与或式 芯片面积大 利用率低,不经济,用途： 存储器 函数表 显示译码电路,(Programmable Read Only Memory）, PLA, 可编程逻辑阵列,与阵列 (可编程),或阵列 (可编程),优点： 与阵列、或阵列 都可编程 能实现最简与或式,缺点： 价格较高 门的利用率不高,(Programmable Logic A
2、rray), PAL, 可编程阵列逻辑,与阵列 (可编程),或阵列 (固定),优点： 速度高 价格低 采用编程器现场 编程,缺点： 输出方式固定 一次编程,(Programmable Array Logic), GAL, 通用阵列逻辑,与阵列 (可编程),或阵列 (固定),优点： 具有 PAL 的功能 采用逻辑宏单元 使输出自行组态 功能更强，使用 灵活，应用广泛,(Generic Array Logic),(2) 按可编程和改写方法分,(3) 按组合、时序分,组合型 PAL,组合 电路,PROM、 PLA,时序 电路,时序型 PAL,GAL,(也可实现组合电路),二、PLD的基本原理,PRO
3、M的原理已在第三章介绍，不赘述。,PAL的输出方式固定而不能重新组态，且编程是一次性的，使用有较大的局限。,1. GAL16V的基本结构,可编程与阵列,输入缓冲,输出 三态门,或阵列隐含其中,2. 输出逻辑宏单元,输出逻辑宏单元 (OLMC Out Logic Cell), OLMC 有 5 种不同的输出组态 5种输出组态由结构控制字来决定 通过编程对GAL芯片内部的结构控制字寄存器 进行设置,(1) OLMC的结构,接与 阵列,两个2选1数据选择器,两 个 4 选 1 数 据 选 择 器,乘积项数据选择器,输出数据选择器,三态数据选择器,反馈数据选择器,反馈,(2) FMUX的输出与三个结构
4、控制字的关系,(3) OLMC 的输出组态,3. GAL的主要特点,(1) 通用性强, 每一个OLMC均可组态成组合或时序电路, 输入引脚不够时可将OLMC组合成输入端, 可构成较复杂的时序电路,(2) 100%可编程, 可重复擦写上百次甚至万次, PAL为一次编程,(3) 100%可测试,(4) 隐含成本低, 与原始成本大致相同,4. 几种常见的GAL器件,三、高密度可编程逻辑器件HDPLD,四、PLD编程,是一种高密度、高性能的超大规模集成电路,分类,阵列型 HDPLD,单元型 HDPLD,在GAL基础上发展起来 主体为与、或阵列,由许多逻辑宏单元组成阵列,5.5.2 时序逻辑电路的VDHL描述及仿真,
