《数字电子技术基础 教学课件 ppt 作者 李庆常 第5章 触发器》由会员分享，可在线阅读，更多相关《数字电子技术基础 教学课件 ppt 作者 李庆常 第5章 触发器（67页珍藏版）》请在金锄头文库上搜索。
1、1,第5章 触发器,A类：5 学时 B类：3 学时,2,目 录,5.1 概述 5.2 触发器的结构与工作原理 5.3 触发器工作特性 5.4 触发器的逻辑功能及相互转换 5.5 触发器应用举例 5.6 用MultiSim2001分析JK触发器,3,作业,5-3，5-7， 5-9，5-12， 5-13 Q1，Q3，Q7，Q10， 5-17，5-19,4,5.1 概述,在数字系统中，不但要对数字信号进行算术运算和逻辑运算，而且需要将数据和运算结果等信息保存起来，这就需要具有记忆功能的逻辑单元。 能够存储1位二进制数字信号的基本单元电路叫做触发器。 触发器是构成各种复杂数字系统的基本逻辑单元。,5,
2、5.1 概述,触发器的分类 功能分类：,RS型触发器 JK型触发器 D型触发器 T型触发器 T 型触发器,6,结构分类： 基本（RS) 同步（RS) 主从 (RS、JK) 边沿 (维持阻塞、CMOS边沿）,7,5.2 触发器的结构与工作原理,5.2.1 基本RS触发器,1. 电路组成,如图所示，两个与非门交叉耦合或首尾连接就构成了基本RS触发器。,8,定义Q1、Q0为1状态， Q0、Q l为0状态。,为（直接）置位端或 置1端，低电平有效。,为（直接）复位端或 置0端，低电平有效。,2. 工作原理,9,3 . 逻辑功能,（1）置1功能 当 时，电路为置1状态。 （2）置0功能 当 时，电路为置
3、0状态。 （2）保持功能 当 时，电路为置0状态。 （2）不定状态 当 时，电路为置0状态。,10,4. 波形图,阴影部分表示不定状态,11,为了以后分析方便，规定：触发器在接收信号之前所处的状态称为原态/初态，用Qn表示；触发器在接收信号之后建立的新的稳定状态，叫做次态/新态，用Qn+1表示。 显然，触发器的次态 Qn+1是由输入信号和原态Qn的取值情况所决定。,12,特性表,特性方程,5. 特性表、特性方程,13,6. 或非门组成基本RS触发器,基本RS触发器也可以用两个或非门构成，其逻辑电路图和逻辑符号如下所示 ，其直接置位端和复位端高电平有效。,输入高电平有效,14,7. 基本RS触发
4、器动作特点,在任何时刻，输入都能直接改变输出的状态。 例：根据输入波形画出状态输出波形。,15,小结：分析触发器,置位和复位端及其有效状态。 特性表（特性方程）。 动作特点。,16,5.2.2 同步RS触发器,在一个较复杂的数字系统中，当采用多个触发器时，往往要求各个触发器的翻转在时间上同步，因此需引入一个公用的同步信号，使这些触发器只有在同步信号到达时才按输入信号改变输出状态。通常称此同步信号为时钟脉冲信号，简称时钟，用CP表示。 将具有时钟控制的触发器称为时钟触发器。,17,G1、G2组成基本RS触发器，G3、G4组成输入控制电路。,1. 同步RS触发器电路结构,逻辑符号,18,2. 工作
5、原理,：异步置位端和异步复位端，可以不受CP脉冲的限制，完成置0和置l功能。,CP时钟脉冲未到，即CP=0时，G3,G4门被封锁，无论S、R端加什么信号它们输出全是1，触发器保持原来状态不变。 在CP=1时，R、S的变化才能引起触发器翻转。,19,(2) S = 1，R = 0 ， Qn+1=1,0,0,1,0,1,0,(3) S = 0，R = 1， Qn+1 =0,(4) S = R= 1,(1) S = R = 0，,Qn = Qn+1,禁用,1,1,0,1,0,1,3. 逻辑功能,20,特性表,保持,保持,输入高电平有效,置1,置0,不定,CP高电平有效,21,4. 动作特点,在CP=
6、1的全部时间里S和R的变化，都将引起触发器输出端状态的变化。 如果CP=1期间内输入信号多次发生变化，则触发器的状态也会发生多次翻转，这降低了电路的抗干扰能力。 存在空翻问题。,22,同一时钟脉冲作用期间，引起触发器发生两次以致多次翻转的现象，叫空翻。,5. 空翻现象,23,同步RS触发器存在空翻现象，为了提高抗干扰能力，克服空翻，希望一个CP脉冲作用期间Q只改变一次。 采用以下结构形式：主从型、边沿型。,24,5.2.3 主从触发器 1. 主从RS触发器,（1） 电路组成 由两个同样的同步RS触发器加一个反相器组成，构成主触发器和从触发器。,主触发器,从触发器,25,（2） 工作原理,CP=
7、1时，主触发器根据S、R的状态翻转，从触发器保持原来的状态不变。 CP从1返回0时，主触发器状态在CP=0期间不再改变，从触发器按照与主触发器相同的状态翻转。,延迟输出,下降沿触发,26,（3） 逻辑功能,主从RS触发器和同步RS触发器的特性表相同，但工作时序不同。主从RS触发器在CP由10（下降沿）后根据CP1期间S、R的状态而改变状态。工作时序图见图。,27,（4）工作时序图,阴影部分表示不定状态,28,29,2. 主从JK触发器,在主从RS的触发器中，R、S信号之间之所以有约束，当R=S=l时，触发器出现不定状态。 主从JK触发器可以解决主从RS触发器对输入信号的约束问题。,30,（1）
8、电路图,由主从RS触发器增加两条反馈线构成。,下降沿有效,31,（2）工作原理,CP=1，主触发器根据J、K状态而动作，从触发器保持； CP=0，从触发器根据主触发器的状态进行输出。,32,当JKl时，可分两种情况来讨论：,第一种情况是Qn0。这时门G8被Q端的低电平封锁，CP1时仅G7输出低电平信号，故主触发器置1。 CP0以后从触发器也跟着置1，即Qn+11。,1,1,0,1,1,0,1,0,0,1,1,0,33,第二种情况是Qn1。此情况与第一种情况刚好相反，CP=1时主触发器被置0。CP0时从触发器跟着置0，故Qn+10。 综上可知，当JK1时，CP下降沿到达后触发器将翻转为与初态相反
9、的状态。,34,（3） 特性表,下降沿触发,35,（4）时序图,在CP=1期间，如果输入波形未发生变化，则可根据下降沿时的输入信号来确定输出状态。,36,在CP=1期间，如果输入波形发生变化，则不能根据下降沿时的输入信号来确定输出状态。,J=K=0，输出应保持，但由于出现过J=1所以输出被置1.,37,3.主从触发器动作特点,1、触发器的状态更新分两步动作： 第一步：主触发器接收信号，使Q改变； 第二步：从触发器接收主FF的状态，使Q改变。 2、因为主触发器仍为同步RS触发器，所以CP=1期间，输入信号都对Q起作用，若输入发生过变化，则CP下降沿时，Qn1取决于CP1期间信号的变化过程。,38
10、,第4章 4.2,（1）在CP=1的全部时间里，输入信号都对主触发器起控制作用。 （2）在CP=1期间若输入信号发生过变化，必须考虑整个CP=1期间主触发器状态的变化过程才能确定从触发器的次态。,使用主从结构触发器注意：,39,（3）只有CP=1期间输入信号未发生过变化的条件下，用CP下降沿到达时输入的状态决定触发器的次态才是正确的。 （4）主从JK触发器存在一次变化问题。,使用主从结构触发器注意：,40,5.2.4 边沿触发器,为了进一步增强触发器的抗干扰能力，提高工作的可靠性，希望触发器的次态仅仅取决于CP的上升沿或下降沿到来时刻输入信号的状态，而在此之前的或之后输入信号状态的任何变化对触
11、发器的次态都没有影响。 这种触发器即为边沿触发器。,41,特点,触发器的次态仅仅取决于CP信号沿（上升沿或降沿）到达时刻输入信号的状态。CP信号沿之前和之后输入状态的变化对触发器的次态没有影响。 提高了可靠性，增强了抗干扰能力。 常用结构： 维持阻塞结构的边沿触发器； 利用CMOS传输门的边沿触发器；,42,1. 维持阻塞结构D触发器 （自学）,上升沿触发 电路结构保证CP由低电平跳变为高电平后，无论D的状态如何改变，Q的状态只取决于D端上升沿的状态。,43,2. 利用CMOS传输门的边沿触发器,(1) 电路组成 4个传输门，4个反相器组成主、从FF。但其与TTL主从FF的动作特点完全不同。
12、TG 1、3分别为主从触发器的门控， D为输入。,44,（2）工作原理,传输门工作状态表,45,当CP由01（上升沿）时，TG1、TG4由导通变为截止，TG2 、TG3由截止变为导通，主触发器FF1构成的触发器，将CP上升沿到来前一瞬间D的状态存储起来。 同时主、从触发器已连通，从触发器接收主触发器的状态，使输出为D。,46,（3）逻辑符号,“”为表示边沿触发器，前面无。表示上升沿触发，有。表示下降沿触发。,上升沿触发,47,（3）带有异步置位端的D边沿触发器,逻辑符号,48,第4章 4.2,触发器逻辑符号比较,CP,CP,CP,CP,同步型，高电平工作,主从型，下降沿触发,边沿型，下降沿触发
13、,边沿型，上升沿触发,49,5.3 触发器的工作特性（自学）,5.3.1 触发器的脉冲工作特性 建立时间 保持时间 CP脉冲宽度,50,5.3.2 触发器的主要参数 静态参数 （1）电源电流 （2）输入短路电流 （3）输入漏电流 （4）输出高、低电平 2. 动态参数 （1）平均传输时间 （2）最高时钟频率,51,5.4 触发器的逻辑功能及相互转换,触发器还可按照逻辑功能的不同特点，把时钟控制的触发器分为RS触发器、JK触发器、T触发器、T触发器和D触发器等几种类型。 触发器描述方法：特性表、特性方程、状态转换图。,52,1. RS 触发器 （具有置0、置1、保持功能）,2. 特性方程:,1.
14、特性表,3. 状态转换图,53,2. JK 触发器 （具有置0、置1、保持、翻转的全功能）,1. 特性表,3. 状态转换图,2. 特性方程:,54,3. D 触发器,Qn+1=D,1. 特性表,3. 状态转换图,2. 特性方程:,55,4. T 触发器与T 触发器,（1）T触发器,2. 特性方程:,1. 特性表,3. 状态转换图,56,T触发器逻辑符号,57,（2）T触发器,T触发器的输入端接逻辑“1”时构成T触发器。 仅具有计数功能（翻转功能）。,T特性方程,T触发器特性方程,58,5.4.2 触发器逻辑功能的转换,将具有某种逻辑功能的触发器，在其输入端加一转换电路（组合逻辑电路），可完成另
15、一待求FF的逻辑功能。通常采用触发器特性方程比较的方法进行设计。,待求 触发器,59,1. 从D触发器到JK触发器的转换,比较两种触发器的特性方程:,Qn+1=D,60,2.从D触发器到T触发器的转换,Qn+1=D,61,3. D触发器转换为T触发器,Qn+1=D,62,4. 从JK触发器到D触发器的转换,63,5. 从JK触发器到T、T触发器的转换,若令T1，即JK1，则变为T触发器,64,5.5 触发器应用举例,例5-1 设计一个举重裁判逻辑电路,65,5.6 用Multisim2001分析JK触发器,分析74LS109双JK边沿触发器,66,仿真结果,67,基本要求,重点掌握： 1.各种触发器(RS、JK、D、T、 T)的逻辑功能及 其描述方法(特性表、特性方程）。 2.基本RS、同步RS、边沿结构触发器的动作特点。 3.已知电路图及输入信号波形，写出电路的次态函 数式并画输出信号波形。 4. 触发器的逻辑功能分类及其转换 电路结构：只要求基本RS触发器和同步RS触发器,
