《ARM嵌入式系统原理与开发 工业和信息化普通高等教育“十二五”规划教材立项项目 教学课件 ppt 作者 王诚 梅霆 第2章 ARM体系结构与指令集》由会员分享，可在线阅读，更多相关《ARM嵌入式系统原理与开发 工业和信息化普通高等教育“十二五”规划教材立项项目 教学课件 ppt 作者 王诚 梅霆 第2章 ARM体系结构与指令集（135页珍藏版）》请在金锄头文库上搜索。
1、ARM体系结构与指令集,ARM体系结构与指令集,ARM（Advanced RISC Machines）公司于1990年成立，由苹果电脑、Acorn电脑集团和VLSL Technology合资组建，主要推广Acorn Computer公司研发的首个商用RISC（Reduced Instruction Set Computer，精简指令集计算机）处理器ARM处理器。 ARM公司是专门从事基于RISC技术芯片设计开发的公司，作为知识产权供应商，本身不直接从事芯片生产，靠转让设计许可，由合作公司生产各具特色的芯片。世界各大半导体生产商从ARM公司购买其ARM微处理器核，根据各自不同的应用领域，加入适当
2、的外围电路，从而形成自己的ARM微处理器芯片进入市场。,ARM技术简介,ARM体系结构与指令集,采用RISC架构的ARM微处理器一般具有如下特点。 体积小、低功耗、低成本、高性能。 支持Thumb（16位）/ARM（32位）双指令集，能很好的兼容8/16位器件。 大量使用寄存器，指令执行速度更快。 大多数数据操作都在寄存器中完成。 寻址方式灵活简单，执行效率高。 指令长度固定。,ARM技术简介,ARM体系结构与指令集,ARM体系结构的版本,为了精确表述在ARM体系结构和实现中所使用的指令集，迄今为止，将其定义了7种主要版本，分别用版本号17表示。,ARM体系结构与指令集,ARM体系结构的版本
3、表2-1 体系结构版本和处理器内核的对应关系,ARM体系结构与指令集,其中，版本v1、v2、v3主要是处于开发和试验阶段，功能相对比较单一，并没有大规模占领市场。 版本v4是第1个具有全部正式定义的体系结构版本。它具有32位寻址空间和7种工作模式，增加了有符号、无符号半字和有符号字节的加载/存储指令，并为结构定义的操作预留一些SWI空间；引入了系统模式，并将几个未使用指令空间的角落作为未定义指令使用。在体系结构版本4的变种版本4T中，引入了16位Thumb压缩形式的指令集。ARM技术从版本v4开始成熟，基于该版本的典型内核有ARM7TDMI、ARM720T、ARM9TDMI、ARM940T。其
4、中正是ARM7芯片获得极大成功，占领了近70%市场份额，奠定了ARM在嵌入式处理器领域的领先地位。,ARM体系结构的版本,ARM体系结构与指令集,版本v5通过增加一些指令以及对现有指令的定义略作修改，对版本v4进行了扩展。版本v5主要由两个变种版本v5T和v5TE组成。 版本v6是2001年发布的。新架构版本v6在降低耗电量的同时，强化了图形处理性能。通过追加了能够有效进行多媒体处理的SIMD功能，将其对语音及图像的处理功能提供到原机型的4倍。此外，版本v6还支持多种微处理器内核版本，支持Thumb-2指令集，具有NEON媒体引擎，同时采用了Jazellec-RCT技术，极大改善了ARM对多媒
5、体和Java的支持。,ARM体系结构的版本,ARM体系结构与指令集,1ARM内核版本命名规则 ARM内核命名时以数字表示内核的版本号，以字母表示内核所支持的额外功能。 规则如下： ARMxyzTDMIEJF-S 大括号内的字母是可选的，各个字母的含义如下。 x号，如ARM7中的“7”、ARM9中的“9”。 y内部存储管理/保护单元，如ARM72中的“2”、ARM94中的“4”。 z内含有高速缓存（Cache）。 T支持16位的Thumb指令集。 D支持JTAG片上调试。 M支持用于长乘法操作（64位结果）的ARM指令，包含快速乘法器。,ARM处理器内核系列,ARM体系结构与指令集,I带有嵌入式
6、追踪宏单元ETM（Embedded Trace Macro），用来设置断点和观察点的调试硬件。 E增强型DSP指令（基于TDMI）。 J含有Java加速器Jazelle，与Java虚拟机相比，Jazelle使Java代码运行速度提高了8倍，功耗降低到原来的80%。 F向量浮点单元。 S可综合版本，意味着处理器内核是以源代码形式提供的。这种源代码形式又可以被编译成一种易于EDA工具使用的形式。,ARM处理器内核系列,ARM体系结构与指令集,ARM7微处理器系列具有如下特点： 具有嵌入式ICE-RT逻辑，调试开发方便。 极低的功耗，适合对功耗要求严格的应用，如便携式产品。 能够提供0.9MIPS/
7、MHz的三级流水线结构。 代码密度高并兼容16位的Thumb指令集。 对操作系统的支持广泛，包括Windows CE、Linux、Palm OS等。 指令系统与ARM9、ARM9E和ARM10E系列兼容，便于用户的产品升级换代。 主频最高可达130MIPS，高速的运算处理能力能胜任绝大多数的复杂应用。,ARM处理器内核系列,ARM体系结构与指令集,ARM9系列微处理器在高性能和低功耗特性方面提供最佳的性能，具有以下特点： 提供1.1MIPS/MHz 5级流水线结构。 支持32位ARM指令集和16位Thumb指令集。 支持32位的高速AMBA总线接口。 全性能MMU，支持Windows CE、L
8、inux、Palm OS等主流嵌入式操作系统。 MPU支持实时操作系统。 支持数据Cache和指令Cache，具有更高的指令和数据处理能力。,ARM处理器内核系列,ARM体系结构与指令集,ARM9E系列微处理器的主要特点如下： 支持DSP指令集，适合于需要高速数字信号处理的场合。 5级整数流水线，指令执行效率更高。 支持32位ARM指令集和16位Thumb指令集。 支持32位的高速AMBA总线接口。 支持VFP9浮点处理协处理器。 全性能MMU，支持Windows CE、Linux、Palm OS等主流嵌入式操作系统。 MPU支持实时操作系统。 支持数据Cache和指令Cache，具有更高的指
9、令和数据处理能力。 主频最高可达300MIPS。,ARM处理器内核系列,ARM体系结构与指令集,ARM10E系列微处理器的主要特点如下： 支持DSP指令集，适合于需要高速数字信号处理的场合。 6级整数流水线，指令执行效率更高。 支持32位ARM指令集和16位Thumb指令集。 支持32位的高速AMBA总线接口。 支持VFP10浮点处理协处理器。 全性能MMU，支持Windows CE、Linux、Palm OS等主流嵌入式操作系统。 支持数据Cache和指令Cache，具有更高的指令和数据处理能力。 主频最高可达400MIPS。 内嵌并行读/写操作部件。,ARM处理器内核系列,ARM体系结构与
10、指令集,ARM11系列微处理器是ARM新指令架构ARMv6的第一代设计实现，具有强劲的媒体处理能力和低功耗特点： 8级流水线为比以前的ARM内核提高了至少40%的吞吐量。 低功耗，ARM11处理器是为了有效地提供高性能处理能力而设计的。在这里需要强调的是，ARM并不是不能设计出运行在更高频率的处理器，而是在处理器能提供超高性能的同时，还要保证功耗、面积的有效性。 ARM11处理器软件可以与以前所有ARM处理器兼容，并引入了用于媒体处理的32位SIMD、用于提高操作系统上下文切换性能的物理标记高速缓存、强制实施硬件安全措施的 TrustZone以及针对实时应用的紧密耦合内存。,ARM处理器内核系
11、列,ARM体系结构与指令集,ARM Cortex系列 Cortex-A系列处理器适用于具有高计算要求、运行丰富操作系统以及提供交互媒体和图形体验的应用领域。从最新技术的移动 Internet必备设备（如手机和超便携的上网本或智能本）到汽车信息娱乐系统和下一代数字电视系统，性能较以往内核有很大提高，如ARM Cortex-A8核心能够提供3倍于ARM11的性能。 Cortex-R系列专为高性能、可靠性和容错能力而设计的，其行为具有高确定性，同时保持很高的能效和成本效益。目标应用包括智能手机和基带调制解调器、硬盘驱动器、家庭消费性电子产品、工业和汽车行业的可靠系统的嵌入式微控制器。在这些应用中，采
12、用的是对处理响应设置硬截止时间的系统，如果要避免数据丢失或机械损伤，则必须符合所设置的这些硬截止时间。,ARM处理器内核系列,ARM体系结构与指令集,ARM Cortex-M处理器系列是一系列可向上兼容的高能效、易于使用的处理器，这些处理器旨在帮助开发人员满足将来的嵌入式应用的需要。这些需要包括以更低的成本提供更多功能、不断增加连接、改善代码重用和提高能效。Cortex-M系列针对成本和功耗敏感的MCU和终端应用（如智能测量、人机接口设备、汽车和工业控制系统、大型家用电器、消费性产品和医疗器械）的混合信号设备进行过优化。,ARM处理器内核系列,ARM体系结构与指令集,（1）复杂指令集和精简指令
13、集 微处理器的架构根据指令结构可以分为复杂指令集（Complex Instruction Set Computer，CISC）架构和精简指令集（Reduced Instruction Set Computer，RISC）架构，CISC架构采用庞大的指令集，可以减少编程所需要的代码行数，减轻程式师的负担，RISC采用精简指令集，包含了简单、基本的指令，透过这些简单、基本的指令，就可以组合成复杂指令，二者各有优缺点。CISC在桌面电脑和服务器中应用广泛，而RISC在嵌入式微处理器中则占有较大的市场份额。ARM系列的芯片全部基于RISC技术。,体系架构分类,ARM体系结构与指令集,体系架构分类,（2
14、）普林斯顿结构和哈佛结构 微处理器根据存储器结构可以分为哈佛（Harvard）结构和普林斯顿（Princeton）结构。ARM内核中ARM7系列基于普林斯顿结构，ARM9系列之后基本都为哈佛结构。 普林斯顿结构也称冯诺伊曼结构，是一种将程序指令存储器和数据存储器合并在一起的存储器结构。程序指令存储地址和数据存储地址指向同一个存储器的不同物理位置，因此，程序指令和数据的宽度相同。哈佛结构是一种将程序指令存储和数据存储分开的存储器结构。中央处理器首先到程序指令存储器中读取程序指令内容，解码后得到数据地址，再到相应的数据存储器中读取数据，并进行下一步的操作（通常是执行）。程序指令存储和数据存储分开，
15、可以使指令和数据有不同的数据宽度。其结构比较如图2-1所示。,ARM体系结构与指令集,体系架构分类,ARM体系结构与指令集,流水线技术,（1）三级流水线技术 ARM7系列内核采用冯诺伊曼结构，与之对应采用了三级流水线的内核结构，如图2-2所示。,ARM体系结构与指令集,流水线技术,ARM体系结构与指令集,在流水线中各级的功能如下。 取指：将指令从存储器中取出，放入指令Cache中。 译码：由译码逻辑单元完成，是将在上一步指令Cache中的指令进行解释，告诉CPU将如何操作。 执行：这阶段包括移位操作、读通用寄存器内容、输出结果、写通用寄存器等。,流水线技术,ARM体系结构与指令集,ARM7的三
16、级流水线在执行单元完成了大量的工作，包括与操作数相关的寄存器和存储器读写操作、ALU操作以及相关器件之间的数据传输。执行单元的工作往往占用多个时钟周期，从而成为系统性能的瓶颈。在存在存储器访问指令、跳转指令的情况下会出现流水线阻断情况，导致流水线的性能下降。图2-4所示为带有存储器访问指令的流水线工作情况。,流水线技术,ARM体系结构与指令集,流水线技术,ARM体系结构与指令集,（2）五级流水线技术 ARM9采用哈佛架构，避免了数据访问和取指的总线冲突，采用更为高效的五级流水线设计。如图2-5所示，在指令操作上采用五级流水线。 各级的功能如下。 取指：从指令Cache中读取指令。 译码：对指令进行译码，识别出是对哪个寄存器进行操作并从通用寄存器中读取操作数。 执行：进行ALU运算和移位操作，如果是对存储器操作的指令，则在A
