《模拟与数字电路 教学课件 ppt 作者 宁帆 张玉艳 第8章触发器》由会员分享，可在线阅读，更多相关《模拟与数字电路 教学课件 ppt 作者 宁帆 张玉艳 第8章触发器（89页珍藏版）》请在金锄头文库上搜索。
1、第8章触发器,本章讲述数字电路的另外一类基本逻辑单元触发器。 介绍基本RS触发器、同步触发器、主从触发器、边沿触发器的电路结构及其工作原理，重点介绍描述触发器逻辑功能的不同方法。,学 习 要 点 1.掌握基本RS触发器的电路结构及其工作原理，熟悉基本RS触发器的特点，熟练掌握基本RS触发器的功能及描述方法。 2.了解同步RS触发器、同步D触发器的电路结构及其工作原理，掌握同步触发器的特点，了解产生空翻的原因。 3.了解主从RS触发器、主从JK触发器的电路结构及其工作原理，掌握主从触发器的特点，了解产生一次翻转的原因。,4.了解CMOS边沿触发器、TTL型边沿触发器的电路结构及其工作原理，掌握边
2、沿触发器的特点及抗干扰能力强的原因。 5.熟练掌握同步RS触发器、同步D触发器的功能及描述方法。 熟练掌握主从JK触发器、各种类型边沿触发器的功能及描述方法。 6.了解钟控触发器的动态参数。 7.掌握触发器的电路结构与逻辑功能的关系，并能进行RS、JK、D、T触发器的相互转换。,8.1基本RS触发器,由门电路构成的基本RS 触发器是最简单的触发器，它是构成其他各类触发器的基本单元，其他各类触发器是在基本RS 触发器的基础上发展起来的。 本节重点介绍与非门组成的基本RS 触发器。,由两个与非门交叉耦合组成的基本RS 触发器，其电路结构如图8-1-1（a）所示。,1.电路结构,图8-1-1与非门组
3、成的基本RS 触发器,2.基本RS触发器的工作原理及特点,3.基本RS触发器逻辑功能的描述,（1） 特性表及状态转换图,在描述触发器的逻辑功能时，将状态转换真值表专门命名为特性表。基本RS触发器的特性表如表8-1-1所示。,表8-1-1基本RS触发器特性表,表中所列与基本RS触发器的3个特点是一致的。 为了简化分析，根据基本RS触发器的功能特点，得到基本RS触发器的简化特性表，如表8-1-2所示。,表8-1-2基本RS触发器简化特性表,图8-1-2基本RS触发器的状态转换图,（2） 特性方程,图8-1-3 Qn+1的卡诺图,为便于用实验的方法观察触发器的逻辑功能，可根据状态表或特性方程画出基本
4、RS触发器输入和输出信号随时间变化的时序波形图，有时简称波形图或时序图。,（3） 波形图,图8-1-4基本RS触发器输入输出波形图,解输出Q、 的波形如图8-1-4所示。 由图中可见，基本RS触发器的输出是在输入负脉冲时触发翻转的，即低电平起触发作用，故属于低电平触发方式。 用或非门也可以组成基本RS触发器（见习题8-2）。 这种触发器是在输入SD和RD全为“0”时，保持原状态不变。 输入正脉冲触发翻转，属于高电平触发方式。,基本RS触发器的集成产品有TTL型的74LS279，CMOS型的CC4043和CC 4044等。 CC4043集成了4个上述或非门组成的基本RS触发器（见习题8-4）；而
5、CC4044则集成了4个与非门组成的基本RS触发器，它们都具有三态输出端Q，因此也称为三态锁存触发器。,8.2同步触发器,8.2.1同步RS 触发器 8.2.2同步D触发器 8.2.3同步触发器的空翻现象,在数字系统中，为使各部件协调动作，常常要求某些部件同时动作。 为此需要引入控制信号，只有控制信号到达时，这些部件的输出才按输入信号状态而改变，这种控制信号习惯上叫同步信号。 在数字电路的分析中，通常将控制信号叫做时钟脉冲，简称时钟，用CP（Clock Pulse）表示。,8.2.1同步RS 触发器,1.电路结构及工作原理,同步RS触发器是在基本RS触发器的基础上增加两个钟控门（G3，G4）实
6、现的，同步RS触发器的电路结构如图8-2-1（a）所示。 图8-2-1（b）所示是同步RS触发器的逻辑符号。,2.同步RS触发器逻辑功能的描述,（1） 特性表及状态图,由于CP=1时，输入信号S、R分别与基本RS触发器的输入 反相，所以只要将表8-1-2的输入值取反，再加上钟控信号的作用，就可以得到同步RS触发器的特性表，如表8-2-1所示。,图8-2-1 同步RS触发器,表8-2-1同步RS触发器特性表,图8-2-2同步RS触发器的状态图,由表8-2-1可画出同步RS触发器的状态图，如图8-2-2所示。,（2） 特性方程,（3） 波形图,图8-2-3同步RS触发器输入输出波形图,由图8-2-
7、3可见同步RS触发器的翻转时刻由CP控制，CP上升沿至CP=1的整个期间可以接收输入信号，在CP=1期间，触发器的输出状态随输入信号的改变而变化。 即触发器的输出状态转换发生在CP=1期间，高电平起触发作用，故属于电平触发方式。,8.2.2同步D触发器,1.电路结构,为了从根本上避免同步RS触发器的输入S、R同时为“1”的情况出现，可在同步RS触发器的输入S和R之间接一非门，信号只从S端输入，并改称S端为D端，如图8-2-4（a）所示。 这种单端输入的触发器称为同步D触发器（或称D锁存器）。 它的逻辑符号如图8-2-4（b）所示。,图8-2-4同步D触发器,2.同步D触发器逻辑功能的描述,（1
8、） 特性表及状态图,表8-2-2同步D触发器特性表,对同步D触发器来说，CP=1时，将输入数据存入触发器；CP=0时，保持该数据不变。 只有下一个CP来到时，才能改变原存数据。 它也要求CP=1时D保持不变。 由表8-2-2可画出同步D触发器的状态图，如图8-2-5所示。,图8-2-5同步D触发器的状态图,由特性表可以直接列出同步D触发器的特性方程。 Qn+1=D (8-2-2),（2） 特性方程,（3） 波形图,图8-2-6同步D触发器输入输出波形图,由图8-2-6可见，同步D触发器的翻转时刻由CP控制，CP上升沿至CP=1的整个期间可接收输入信号。 在CP=1期间，触发器的输出状态随输入信
9、号的改变而变化。 即触发器的输出状态转换发生在CP=1期间，高电平起触发作用，故也属于电平触发方式。,8.2.3同步触发器的空翻现象,上述同步触发器在CP高电平期间，触发器都可以接收输入信号而翻转。 因此，同步触发器也称为电平触发型触发器。 这种触发器在CP=1期间，如果输入信号发生多次变化，输出状态也会发生多次翻转，如图8-2-7所示。,图8-2-7 同步D触发器的空翻现象,8.3主从触发器,8.3.1主从RS触发器的电路结构及工作原理 8.3.2主从JK触发器 8.3.3主从触发器的一次翻转现象,为了克服同步触发器的空翻现象，希望在每个时钟周期里（CP=1期间）输出端的状态只能改变一次，这
10、样就在同步触发器的基础上发展了主从结构的触发器，目前广泛使用的是主从JK触发器。,8.3.1主从RS触发器的电路结构及工作原理,1.电路结构,主从RS触发器一般由两个同步RS触发器组成，如图8-3-1(a)所示。,图8-3-1主从RS触发器,CP=1时为接收阶段，与非门G1、G2开放，G5、G6被封锁，故主触发器的输出状态Qm根据输入S、R来确定， 从触发器的输出状态不变。 如果不考虑时钟的因素，主从RS触发器的特性表与表8-2-1是一致的。 不同的电路结构可以实现相同的逻辑功能，但是由于电路结构不同，使其各有自己的特点。,2.工作原理,8.3.2主从JK触发器,1.电路结构,我们在主从RS触
11、发器的基础上加上两条交叉反馈线，得到如图8-3-2(a)所示的主从JK触发器，逻辑符号如图8-3-2(b)所示，有时也表示为图8-3-2(c)所示的逻辑符号，图中表示主从触发器，只在CP下降沿时改变输出状态，但它在CP=1期间接收并存储输入信号。,图8-3-2主从JK触发器,2.主从JK触发器逻辑功能的描述,（1） 特性表及状态图,由主从JK触发器电路结构可知，其输入与输出的原态有关。 由上述分析可得主从JK触发器的特性表及状态图，分别如表8-3-1、图8-3-3所示。 表8-3-1中“”表示时钟CP下降沿，时钟CP列中表示除下降沿外的其他时刻。 主从JK触发器，只在CP下降沿时改变输出状态，
12、但它在CP=1期间接收并存储输入信号。,图8-3-3主从JK触发器的状态图,表8-3-1主从JK触发器特性表,（2） 特性方程,（3） 波形图,图8-3-4主从JK触发器输入输出波形图,8.3.3主从触发器的一次翻转现象,主从触发器的一次翻转现象，是指虽然在CP=1的整个期间主触发器可随时接收输入信号，但是不论输入信号变化多少次，由于输出信号的反馈作用，主触发器最多只能变化一次。 若Q=0，则G2一直被封锁，输入信号只能通过G1由J端输入，使Qm置“1”，置“1”后，输入信号再变化也不会改变主触发器的状态。 同理，若Q=1，主触发器最多只能变化一次。 示意图如图8-3-5所示。,图8-3-5主
13、从触发器的一次翻转现象,但在CP=1期间，如果J、K端叠加了干扰脉冲，如图8-3-5中J、K端的正脉冲是干扰脉冲，那么也会像图示的那样出现误翻。,8.4边沿触发器,8.4.1CMOS边沿触发器 8.4.2维持阻塞型TTL边沿触发器,8.4.1CMOS边沿触发器,1.电路结构,CMOS边沿D触发器如图8-4-1所示。 CMOS边沿D触发器的主从触发器结构相同，都由基本触发器和传输门组成。 传输门TG1、TG3分别控制主从触发器的开放或封锁，传输门TG2、TG4则分别控制基本触发器自锁线路的通断。,图8-4-1CMOS边沿D触发器,图中CP和CP是互相反相的时钟脉冲，由它们控制传输门的通或断。 从
14、电路形式上看，CMOS边沿D触发器与主从触发器类似，但其工作原理与主从触发器完全不同。,CMOS边沿D触发器的特性表如表8-4-1所示。,2.工作原理,表8-4-1CMOS边沿D触发器特性表,CC4013型CMOS边沿D触发器以图8-4-1为主干电路，但它们都带有直接置“1”端和直接置“0”端（SD，RD），而且是高电平有效的，故图8-4-1中的四个非门（G1G4）改成或非门，如图8-4-2（a）所示。 图8-4-2（b）为CMOS边沿D触发器的逻辑符号。,图8-4-2带置位、复位端的CMOS边沿D触发器,CC4027、CD4095 型CMOS边沿JK触发器也以图8-4-1为主干电路，其原理图
15、及逻辑符号如图8-4-3所示。,图8-4-3带置位、复位端的CMOS边沿JK触发器,8.4.2维持阻塞型TTL边沿触发器,1.电路结构,由6个与非门组成的维持阻塞型边沿D触发器如图8-4-4所示。,图8-4-4 维持阻塞型边沿D触发器, CP=0期间为触发准备阶段 CP=1期间为触发翻转和维持阻塞阶段 由以上分析可知，维持阻塞型的D触发器是在CP=0时准备，准备时间是2tpd（经门G1、G2）；CP上升沿时翻转，并经1tpd的时间即可建立起维持阻塞作用，然后D信号就可以任意变化，而不会产生空翻和误翻。 维持阻塞型D触发器也属于边沿触发型，抗干扰能力强。 74LS74维持阻塞型D触发器以图8-4
16、-4为主干电路，但它们都带有直接置1端和直接置“0”端（ ），而且是低电平有效的。,2.工作原理,8.5钟控触发器的主要参数,描述钟控触发器的主要参数分为两类，即静态参数和动态参数。由于钟控触发器的输入、输出电路结构和相应的逻辑门电路类似，所以两者的输入、输出特性也相似。描述这些特性的静态参数，如VoH、VoL、IoL、IoH、IiL、IiH等，它们的定义也基本相同，不再重述。 这里以维持阻塞D触发器为例，着重介绍其动态参数，其动态特性波形图如图8-5-1所示。,图8-5-1维持阻塞D触发器电路及其动态特性波形图,为使触发器做好触发准备，要求输入信号在CP触发沿来到之前，提前一段时间来到，这段提前时间称为建立时间tset。,1.建立时间tset,在CP触发沿到达后，为保证触发器正确翻转，需要输入信号再保持一段时间，这段时间称为保持时间tH。,2.保持时间tH,3.传输延迟时间tPLH、tPHL 4.最高时钟频率fmax,8.6触发器使用中应注意的问题,8.6.1触发器的电路结构与逻辑功能的关系 8.6.2触发器时钟脉冲的触发方式 8.6.3T触发器
