《计算机组成原理（第二版）》 第2章 系统总线

《《计算机组成原理（第二版）》 第2章 系统总线》由会员分享，可在线阅读，更多相关《《计算机组成原理（第二版）》 第2章 系统总线（32页珍藏版）》请在金锄头文库上搜索。

1、2019年5月24日星期五,2019年5月24日星期五,第二章 系统总线,重点内容： 总线的基本概念和基本技术，主要包括总线的特性、总线性能指标、总线标准、总线连接方式、总线仲裁、总线定时， 总线数据传输模式、PCI总线。 计算机系统的主要部件（处理器、主存、I/O模块）为了交换数据和控制信号，需要进行互连，由多条线组成的共享总线是构成计算机系统的互连机构。当代系统中，通常是采用层次式总线以改善性能。,2019年5月24日星期五,2.1 计算机系统互连结构,计算机是由一组相互之间通信的3种基本类型（CPU、存储器和I/O）的部件或模块组成的网络。因此，必须有使模块连接在一起的通路。 连接各种模

2、块的通路的集合称为互连结构。这一结构的设计取决于模块之间所必须交换的信息。,2019年5月24日星期五,2.1 计算机系统互连结构,2019年5月24日星期五,2.2 总线的基本概念,总线（Bus）是连接两个或多个部件的公共通信通路。总线的关键特征是共享传输介质。当多种部件连接到总线上时，一个部件发出的信号可以被其他所有连接到总线上的部件所接收。 如果两个或两个以上的部件同时发送信息，它们的信号将会重叠，这样会导致信号冲突，传输无效。因此，在某一时刻，只允许有一个部件向总线发送数据，而多个部件可以同时从总线上接受相同的数据。,2019年5月24日星期五,2.2 总线的基本概念,一个单处理器系统

3、中的总线，大致分为3类： CPU内部连接各寄存器及运算部件之间的总线，称为内部总线。 CPU同计算机系统的其他具有高速传输功能的部件，如存储器、通道等互相连接的总线称为系统总线。 中、低速I/O设备之间互相连接的总线称为I/O总线。 最常见的计算机互连结构使用一个或多个系统总线。,2019年5月24日星期五,2.2.1 总线特性,图中CPU、MM（主存）、I/O都是部件插板，它们通过插头与水平方向总线插槽（按总线标准用印制电路板或一束电缆连接而成的多头插座）连接。,2019年5月24日星期五,2.2.1 总线特性,为了保证机械上的可靠连接，必须规定其机械特性； 为了确保电气上正确连接，必须规定

4、其电气特性； 为保证正确地连接不同部件，还需规定其功能特性和时间特性。,2019年5月24日星期五,2.2.2 总线性能指标, 总线宽度：它是指数据总线的根数 标准传输率：即在总线上每秒能传输的最大字节量，MB/s（每秒多少兆字节） 时钟同步/异步：总线上的数据与时钟同步工作的总线称为同步总线，与时钟不同步工作的总线称为异步总线。 总线传输信息的不同：分为地址总线、数据总线和控制总线3种总线。 总线复用：通常地址总线与数据总线在物理上是分开的两种总线。为了提高总线的利用率，可以将地址总线和数据总线共用一组物理线 总线控制方式：包括并发工作、自动配置、仲裁方式、逻辑方式、计数方式等。,2019年

5、5月24日星期五,2.2.3 总线内部结构,总线按传输信息，都可以分成3个功能组： 数据总线:系统模块间传输数据的路径 地址总线:指定数据总线上数据的来源和去向 控制总线:控制对数据地址线的访问和使用,2019年5月24日星期五,2.2.4 总线标准,为了使系统设计简化，模块生产批量化，确保其性能稳定，质量可靠，实现可移植化，便于维护等，人们开始研究如何使总线建立标准，在总线的统一标准下，完成系统设计、模块制作。 为了获得广泛的工艺和法律支持，要求总线： 支持众多性能不同的模块。 支持批量生产，并要质量稳定、价格低廉。 可替换、可组合。 所谓总线标准，可视为系统与各模块、模块与模块之间的一个互

6、连的标准界面。,2019年5月24日星期五,2.2.4 总线标准,目前流行的总线标准有： ISA（Industrial Standard Architecture） EISA（Extended Industrial Standard Architecture） VL-BUS是由VESA（Video Electronic Standard Association，视频电子标准协会） PCI（Peripheral Component Interconnect，外部设备互连总线）,2019年5月24日星期五,2.3 总线连接方式,系统总线是计算机系统内各部件（CPU、存储器、I/O接口等）间的公共通

7、信线路。 在现代计算机系统中，各大部件均以系统总线为基础进行互连，系统总线的结构有多种，一般可分为单总线系统与多总线系统两大类。,2019年5月24日星期五,2.3.1 单总线,在单总线系统中，CPU、主存储器以及所有I/O设备均通过一组总线连接，结构简单，总线控制较简单，系统易于扩展 。 如果大量的设备连到总线上，性能就会下降。这主要有两个原因。,2019年5月24日星期五,2.3.2 双总线,由于CPU工作期间要不断地取指令、取操作数、送结果，CPU与主存MM之间的信息流通量特别大，一种多总线结构是在这两个最繁忙的部件之间增设一组总线。这组总线通常被称为存储总线，它属于局部总线 。,201

8、9年5月24日星期五,2.3.2 双总线,在具有众多I/O设备的计算机系统中，为了进一步提高主CPU与I/O系统的并行性，往往由输入/输出处理机（IOP）来组织I/O设备。IOP一方面通过I/O总线与众多外部设备相连，另一方面又与连接CPU和MM的系统总线相连 。,2019年5月24日星期五,2.3.3 多总线,为了解决主存MM工作速度相对CPU太慢的问题，在主存MM与CPU之间增加高速缓存Cache，并在Cache与CPU之间增设一组高速局部总线Cache总线，支持CPU与Cache之间的高速数据交换 。,2019年5月24日星期五,2.4 总线设计要素,在设计总线时，主要考虑的要素包括：

9、总线仲裁机制 定时方式 数据传输模式 宽度和复用方式等,2019年5月24日星期五,1集中式仲裁, 链式查询方式：为减少总线授权线数量，采用菊花链查询方式，BS（总线忙）线为1，表示总线正被某外设使用。,2019年5月24日星期五,1集中式仲裁, 计数器定时查询方式：总线上的任一设备要求使用总线时，通过BR线发出总线请求。中央仲裁器接到请求信号以后，在BS线为“0”的情况下让计数器开始计数，计数值通过一组地址线发向各设备。每个设备接口都有一个设备地址判别电路，当地址线上的计数值与请求总线的设备地址相一致时，该设备置“1”BS线，获得了总线使用权，此时中止计数查询。,2019年5月24日星期五,

10、1集中式仲裁, 独立请求方式：每一个共享总线的设备均有一对总线请求线BRi和总线授权线BGi。当设备要求使用总线时，便发出该设备的请求信号。中央仲裁器中有一个排队电路，它根据一定的优先级决定首先响应哪个设备的请求，给设备以授权信号BGi。,2019年5月24日星期五,2分布式仲裁,分布式仲裁不需要中央仲裁器，每个潜在的主方功能模块都有自己的仲裁号和仲裁器。 当它们有总线请求时，把它们唯一的仲裁号发送到共享的仲裁总线上，每个仲裁器将仲裁总线上得到的号与自己的号进行比较，如果仲裁总线上的号大，则它的总线请求不予响应，并撤销它的仲裁号。 最后，获胜者的仲裁号保留在仲裁总线上。显然，分布式仲裁是以优先

11、级仲裁策略为基础的。,2019年5月24日星期五,2.4.2 总线定时,总线的一次信息传输过程，可大致分为5个阶段：请求总线、总线仲裁、寻址、信息传输、状态返回。 为了同步主方、从方的操作，必须制定定时协议，定时指事件出现在总线上的时序关系，一般分为同步时序和异步时序两种。,2019年5月24日星期五,1同步定时,通信双方由统一的时标控制数据传输，时标通常由CPU的总线控制器发出，送到总线上所有的部件，也可以由每个部件各自的时序发生器发出，但必须由总线控制器发出的时钟信号对它们进行同步。,2019年5月24日星期五,2异步定时,对异步定时协议来说，克服了同步通信的缺点，允许各模块速度的不一致性

12、，它没有公共的时钟标准，不要求所有部件统一操作时间，而是采用应答的方式（又称握手方式），即当主模块发出“请求”（Request）信号时，一直等待从模块反馈回来“响应”（Acknowledge）信号后，才开始通信。总线上一个事件的发生取决于前一事件的发生。,2019年5月24日星期五,例题,【例2-2】某CPU采用集中式仲裁方式，使用独立请求与菊花链查询相结合的二维总线控制结构。每一对请求线BRi和授权线BGi组成一对菊花链查询电路。每一根请求线可以被若干个传输速率接近的设备共享。当这些设备要求传输时通过BRi线向仲裁器发出请求，对应的BGi线则串行查询每个设备，从而确定哪个设备享有总线控制权。

13、请分析说明图2-12所示的总线仲裁时序图。,2019年5月24日星期五,例题,解：从时序图看出，该总线采用异步定时协议。 当某个设备请求使用总线时，在该设备所属的请求线上发出申请信号BRi（1）。CPU按优先原则同意后给出授权信号BGi作为回答（2）。BGi链式查询各设备，并上升从设备回答SACK信号证实已收到BGi信号（3）。CPU接到SACK信号后下降BGi作为回答（4）。在总线“忙”标志BBSY为“0”的情况该设备上升BBSY，表示该设备获得了总线控制权，成为控制总线的主设备（5）。在设备用完总线后，下降BBSY和SACK（6）释放总线。 在上述选择主设备过程中，可能现行的主从设备正在进

14、行传输。此时需等待现行传输结束，即现行主设备下降BBSY信号后（7），新的主设备才能上升BBSY，获得总线控制权。,2019年5月24日星期五,2.4.3 总线数据传输模式,总线支持各种数据传输类型，所有的总线都支持写（主控器到从属设备）和读（从属设备到主控器）的传输。在复用型地址/数据总线中，总线先用于指定地址，然后用于传输数据。对于读操作，当数据由从属设备中获取并放到总线上时，典型的情况是有一个等待。无论是读还是写，如果有必要通过仲裁为其余的操作获得总线的控制权（也就是说，先占有总线来请求读/写，然后再一次占有总线执行读/写），则同样存在着延迟。 在专用的地址总线和数据总线中，地址放到地址

15、线上并保持到数据出现在数据线上之前。对于写操作，地址一旦稳定，主控器就把数据放到数据线上，这时从属设备已经有机会识别其地址。对于读操作，从属设备一旦识别出地址并准备好数据，就将数据放到数据总线上。 某些总线允许几种组合操作。“读修改写”操作是在读之后紧接着向同一地址写数据，地址仅在操作的开始广播一次。为了防止其他潜在的主控器访问此数据单元，整个操作是不可分的。这一原则是为了在多道程序系统中保护共享的存储器。 “写后读”也是一种不可分割的操作它是指写之后紧接着对同一个地址的读取，这个读操作可用于校验。,2019年5月24日星期五,2.4.4 总线宽度,数据总线的宽度对系统性能有重要影响，数据总线

16、越宽，一次能传输的位数就越多。地址总线的宽度对系统容量有重要影响，地址总线越宽，可以访问的单元就越多。 【例2-3】假设总线的时钟频率为100MHz，总线的传输周期为4个时钟周期，总线的宽度为32位，试求总线的数据传输率。若想提高一倍数据传输率，可采取什么措施？ 解：根据总线时钟频率为100MHz，得： 1个时钟周期为1/100MHz 0.01s。 总线传输周期为0.01s4 0.04s。 由于总线的宽度为32位 4B（字节）。 故总线的数据传输率为4B/(0.04s) 100MB/s。 若想提高一倍数据传输率，可以在不改变总线时钟频率的前提下，使数据线宽度改为64位，也可以仍保持数据宽度为32位，但使总线的时钟频率增加到200MHz。,2019年5月24日星期五,2.4.5 总线复用,总线的信号线可以归为两类，专用的和复用的。专用总线始终只负责一项功能，或始终分配给计算机部件的一个物理子集。 功能专用的一个例子是使用独立专用的地址线和数据线，这种情况在许