《《微型计算机通信与接口技术（第二版）》-刘兵-电子教案 第6章》由会员分享，可在线阅读，更多相关《《微型计算机通信与接口技术（第二版）》-刘兵-电子教案 第6章（46页珍藏版）》请在金锄头文库上搜索。
1、第6章 总线技术,本章重点： 什么是总线，总线的分类 总线有哪几种类型及其结构特点 PCI总线的结构和信号定义 PCI总线仲裁和传输协议,6.1 概 述,总线，是连接计算机中各部件，以实现各部件之间数据传输的一组连线，在物理上是一组平行的导线； 总线是若干互连信号线的集合，是计算机各部件之间传输数据、地址和控制信息的标准信息通路。,标准总线应具有以下特点： （1）可以简化计算机软件和硬件的设计； （2）可以简化系统的结构； （3）易于系统的扩展； （4）便于系统的更新； （5）便于系统的调试和维修。,6.1.1 总线结构,1面向处理器的总线结构,2面向总线的结构,6.1.2 总线的分类,1按总
2、线的功能分类 （1）数据总线DB（Data Bus） （2）地址总线AB（Address Bus） （3）控制总线CB（Control Bus）,2按总线的层次结构分类,按总线的层次结构可把总线分为：微处理器芯片总线、内总线、外部总线,3按总线的通信方式分类 并行总线 串行总线两,6.1.3 微机总线技术性能指标及功能,1总线技术性能指标 （1）总线宽度 （2）总线频率 （3）总线传输速率,2. 微机总线主要功能,（1）数据传输功能 （2）中断功能 （3）多主设备支持功能 （4）错误处理功能,ISA总线（Industry Standard Architecure工业标准结构体系） EISA（E
3、xtended Industry Standard Architecure扩展工业标准架构）总线 MCA总线（Micro Channel Architecure微通道结构体系） VESA总线（Video Electronics Standard Association视频电子标准协会） PCI总线（Perpheral Component Internet外围部件互连）。,6.1.4 常见总线标准,6.2.1 PCI总线结构和性能,6.2 PCI总线,2. PCI总线的主要特点 （1）突出的性能。 （2）良好的兼容性。 （3）即插即用。 （4）低成本。 （5）多主能力。 （6）定义了3.3 V和
4、5V两种信号环境，53.3 V的组件技术可以使电压平滑过渡。 （7）高速缓存（Cache）支持。,6.2.2 PCI总线信号定义,PCI总线各信号的主要功能如下：,1系统信号 2地址和数据信号,3. 接口控制 4仲裁信号 5出错报告信号 6接口控制中断信号,6.2.3 总线操作周期,总线操作周期分成三种类型，分别是: 存取周期（access cycle） 特殊周期（special cycle） 中断确认周期（interrupt acknowledge cycle）,6.2.4 PCI总线仲裁,协议基本要求：,对总线所有权提出申请的设备必须具备立刻开始总线周期的能力。 被授予总线所有权的主设备应
5、在 8个CLK(推荐为 2 3个 )周期内，驱动 AD31:00和 C/BE# 3:00 信号线至 1个稳定电平 ;在9个CLK(推荐为 34个)周期内驱动 PAR信号至 1个稳定电平。 (3)当1个主设备拥有总线所有权时(REQ#和GNT#都有效),如果中央仲裁器想把总线所有权转给另外一个主设备，它将置当前设备的 GNT#无效，,此时有2种情况： A 当前主设备正在进行操作 (FRAME#有效 ),那么当前主设备完成操作后，交回总线所有权。 B 当前主设备处于空闲期 (FRAME#和 IDRY#均无效 ),它将立刻交回所有权。,4)PCI主设备可在任何需要时刻对总线提出申请， REQ#有效后
6、，也可在任何时刻撤回申请。 (5)如果总线不是在空闲状态，1个主设备的 GNT# 无效和下1个主设备的 GNT#有效之间至少应 有 1个CLK周期，否则会在AD和PAR信号线 上出现时序冲突。,6.2.5 PCI总线技术,1. PCI总线与处理器的关系,PCI总线与处理器是否相对独立，这很大程度地影响了处理器是否能升级，从而影响到整个系统升级的问题。,2. PCI总线仲裁控制方式,PCI总线仲裁采取了依赖于任务访问的突发式，每一次任务访问都必须通过握手信号连接才能成功，而承认每一次任务访问对总线的占用，主要用中央控制器的仲裁器部分完成.,3. PCI总线的时延,一个设备对时延的效果我们需要从以
7、下几个方面考虑： 设备的内部运行机能 设备的外部运行机能 设备的花费和花销。,PCI总线时延包括以下几个部分, 仲裁时延, 总线承认时延, 目标模块时延,4. 排它性访问,排它性访问可以有完全 PCI总线排它性访问，PCI总线资源排它性访问。 1 )完全 PCI总线排它性访问是对 PCI总线整个上锁，控制权交给某一设备或某一次任务访问，它可以说对一个系统运行具有深远影响，特别是视频子系统方面，所有非排它性访问在上锁过程中都无法进行。,2 ) PCI总线资源排它性访问，只是宿主部件通过总线将所要访问的目标模块资源锁定，只供给该部件或该任务使用，其它任务访问无法再使用该目标资源，但和完全总线排它性
8、访问不同点在于其它部件可以获得总线使用权访问其它总线资源，这种上锁方法，覆盖面小，影响其它设备程度小，而且设计的软硬件较为简单。,PCI总线则两者兼而有之，因此一些实时处理中，对时延敏感的设备就可以通过上锁方式，以避免时延较长的访问占用 PCI总线或资源。,5. PCI总线的容错性,总线最基本的功能就是数据传递，因此传递过程中错误的检测和纠正，是总线应具有的特性。,6. 支持快速存取的 PCI总线性能,一般来说内部总线速度较高，外部总线速度较慢，尤其是超距离的网络传输部分总线速度更慢，因此和计算机系统的中央处理部分速度不匹配，形成瓶颈效应，特别是在进行存储访问时尤为突出，因此在 PCI总线访问
9、中专门规定一种快速存取的访问对于大批量业务 (图形图像处理 )显得十分必要。 PCI总线就是通过 SDONE#和 SBO#两种信号来实现快存取访问。,PCI总线提供了更具吸引力的面向未来的技术通道，PCI总线和其它的局部总线(VESA总线 )比较： 它可以处理系统中更多的负载，因而更可靠 ; 它支持即插即用：它具有较少的管脚。,6.2.6 PCI总线的传输协议概述,主设备 (Initiator or Bus Master)：启动传输的设备称之为主设备。 从设备 (Target or Slave)：被主设备寻址完成当前传输的设备称之为从设备。 PCI-Compliant Agents:指所有 P
10、CI主设备和从设备。,1. 总线信号分类,PCI总线信号可划分为十大类型，如表7-3所示。,传输控制信号,2. 总线命令描述,表7-4列举了所有 PCI总线命令。,PCI命令集,2. 总线传输协议,PCI总线传输协议是同步传输协议，所有 PCI操作均同步于 PCI时钟。PCI总线的基本传输规则是突发传输方式。,1. PCI总线传输周期,PCI总线传输周期由一个地址阶段加上一个或多个数据阶段构成。基本的 PCI传输是由 FRAME#、 IRDY#和 TRDY#三个信号控制。,2. PCI总线传输,PCI总线传输包含读、写和中止三个内容。,(1) 读传输 图7.4显示了读操作的传输过程。,(2) 写传输,图 7.5显示了写操作的传输过程。,(3) 传输中止,在某些情形下，主设备或从设备需要中止当前的总线传输。 主设备启动的中止：主设备要求 PCI总线中止当前的传输，有下列三种情况：,正常完成 超时 异常中止,写传输过程,从设备启动的中止：从设备利用 STOP#信号指示主设备中止当前的数据传输。 从设备中止传输有三种情况：, Disconnect脱连 Retry重试 异常中止,PCI总线规范正式颁布不久，由于其显著特点，已得到众多计算机厂商的支持，开发面向 PCI总线的芯片和各种板卡，已成为商业界竞争的热点之一。,
